搜索资源列表
-
0下载：
主芯片：Actel的FPGA030,Verilog语言,串口发送和接收的例程，开发环境：LiberoIDE 8.5,The main chip: Actel' s FPGA030, Verilog language, the serial port to send and receive routines, development environment: LiberoIDE 8.5
-
-
0下载：
SPI串口的内核实现（分别使用verilog和vhdl语言描述的）,The core of the realization of SPI serial port (using Verilog and VHDL language descr iption of the)
-
-
0下载：
FPGA与PC串口自动收发程序,verilog源程序,FPGA and the PC serial port automatically sending and receiving process, verilog source code
-
-
0下载：
verilog 232串口收发程序 在开发板上测试成功过-verilog 232 serial port transceiver program already had some success in the development of on-board test ^ ^
-
-
0下载：
标准的异步串口通讯设计程序——基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
-
-
0下载：
ZigBee无线模块实验.rar；基于FPGA-2C35核心；博创实验箱平台。
在quartusII里面添加uart核，利用串口与主控制机相通信，获取从控制机上传感器的的温度、湿度、光敏电阻、热敏电阻等信息（其中主控制机与从控制机是通过zigbee协议通信）
-ZigBee wireless module experiment rar core on the FPGA-2C35 Borch experimental box platform. Add uart nuclear qua
-
-
0下载：
语言：verilog语言
功能：通过串口控制模块，实现FPGA与串口 通信。
仿真环境：modelsim
综合环境：quartus -Language: verilog language
function: through the serial port control module, FPGA and serial communication.
Simulation Environment: modelsim integrated environment: quartu
-
-
0下载：
Verilog硬件描述语言，RS232串口发送接收程序-Verilog hardware descr iption language, RS232 serial port send and receive program
-
-
0下载：
异步通讯串口调试程序，用VERILOG写的，保证能用-Asynchronous communications serial port debugger, using VERILOG written assurance can be used
-
-
0下载：
实现了一个串口功能，用Verilog语言写的，可作为IP使用-Implements a serial port function, written using Verilog language can be used as an IP
-
-
0下载：
uart 收发器 verilog 代码，实现自收发功能
sys clk = 25m, baud 9600 停止位1， 无校验位；
代码实现了串口自收发功能，及把从 PC 收到的内容都发送会 PC, 其他波特率，自行修改代码即可，在 alter 的FPGA 上调试通过； -verilog code uart transceiver to achieve self-transceiver function sys clk = 25m, baud 9600 1 stop bit, no par
-
-
0下载：
通过 UART 读写 SDRAM verilog 源代码
通过 UART 的接口发送命令来读写 SDRAM
命令格式如下：
00 02 0011 1111 2222
00： 写数据
02： 写个数
0011： 写地址
1111 2222： 写数据， 是 16 bit， 每写完一个数据，向串口发送 FF 回应；
输出： FF FF
01 03 0044
01: 读sdram
03： 读的个数
0044: 读的地址
输出： xxxx xx
-
-
1下载：
备注：使用的是VeriLog HDL语言
软件环境xilinx ISE 10.1，硬件：高教仪EXCD-1FPGA电路板。FPGA信号：spartan-3e .
功能编写硬件描述性语言实现FPGA对板上外设SRAM IS61WV51216BLL的读写，通过串口发送到上位机上，使用串口助手显示读取的数据。-Note: Use the VeriLog HDL language software environment xilinx ISE 10.1, hardware: Higher M
-
-
0下载：
Verilog Serial port
-
-
0下载：
这是一个uart串口实现16550的实现，代码已测试过了。-This is a 16550 uart serial port, the code has been tested before.
-
-
0下载：
串口测试程序，用于单片机的串口发送接收数据测试用，-Serial port test program for the microcontroller serial port test sending and receiving data,
-
-
0下载：
2D图形加速，里面有串口模块。可以综合，为本人毕业设计。-2D graphics acceleration, which has the serial port module. Can be integrated, as my graduation project.
-
-
0下载：
自己看了很多材料以后，精心整理的串口通信实验原理和指导，在网上找了很多代码，大部分因为没有很好的注释，看起来很头疼，于是自己写了一份，附带详细的注释，在modelsim仿真器上已经得到验证，现在传上来，仅供参考。-verilog codes for serial port communication
-
-
0下载：
实现串口通信的verilog代码，简述基本串口通信功能的实现-serial port communication verilog code
-
-
1下载：
串口通信程序，用于fpga的串口收发，并讲解了串口通信原理。(Serial communication program is used to receive and transmit the serial port of FPGA, and the principle of serial communication is explained.)
-
