CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - dir

搜索资源列表

  1. moto

    0下载:
  2. 步进电机Verilog语言控制程序,控制信号为dir,pul,ena,-Verilog language stepper motor control program, the control signals dir, pul, ena,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:382.03kb
    • 提供者:jiehao
  1. booth1.dir

    0下载:
  2. booth multiplier in max-plus 10.2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:147.46kb
    • 提供者:nasser
  1. Lab10_shift_register_4b

    1下载:
  2. 设计一个能够递增和递减的8位双向循环计数器. (1)采用异步复位,复位后从第一个有效时钟的上跳沿开始计数;如果此时 dir=1 ,则递增计数,否则, 递减计数。 (2)输出 count 为 8 位; (3)对电路进行全面仿真。 (4)设计模块名为: counter8b_updown(count, clk, reset, dir) 测试平台的模块名为: tb_counter8b_updown() -The design of an incremen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.25kb
    • 提供者:辛璃
  1. shift

    0下载:
  2. “双向”指的是加1还是减1操作,可以用语句 if dir=’1’ then … else实现; “异步清零”指的是只要reset为高电平,立即清零,而不需要等待时钟脉冲(计数脉冲)到来; “同步时钟使能”是指当enable有效时还不能立即把内部输出值加载到锁存器的数据端,而是需要等到下一个时钟,在时钟信号的控制下再相应。 -" Two-way" means plus or minus 1 operation, with a statement if dir = &#
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:232.38kb
    • 提供者:shuang
  1. motor

    0下载:
  2. 状态机电路,驱动步进马达的四相控制线圈A、B、C、D。马达向前 的四相控制线圈通电过程为:A-AB-B-BC-C-CD-D-DA-A…,后退的过程为A-DA-D-DC -C-BC-B-AB-A…,输入时钟信号CLK和DIR方向控制端控制马达的前进和后退。 -The state machine circuit, the driving of the stepping motor, the four-phase control coils A, B, and C, and D. The mo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:929byte
    • 提供者:victor
  1. step_motor

    0下载:
  2. 2相混合式步进电机驱动程序,配套MC860H驱动器,共阴极接法 EN提前DIR至少5us,正常工作为高电平 DIR提前PUL下降沿5us确定其状态高或底,DIR 高:正转,底:反转 PUL脉冲信号,高电平不小于2.5us,低电平不小于2.5us(2 phase hybrid stepper motor driver, matching MC860H driver, common cathode connection method.EN advance DIR at least 5us, n
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:3.03mb
    • 提供者:rabbiteee
搜珍网 www.dssz.com