CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - linear

搜索资源列表

  1. 八位的伪随机数产生的verilog文件

    0下载:
  2. 八位的伪随机数产生的verilog文件linear-feedback-shift-register-eight pseudo-random number generator in Verilog document linear-feedback - shift-register
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.79kb
    • 提供者:陈正一
  1. WERDTEST

    0下载:
  2. CCD DRIVER 本软件用于线性CCD 传感器时序控制 -CCD DRIVER software for the linear CCD sensor timing control
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:898byte
    • 提供者:林良川
  1. wave_genarator_vhdl

    0下载:
  2. vhdl波形发生程序.实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 各种波形的线形叠加输出。 -vhdl waveform occurred procedures. 4 achieve common sinusoidal waveform, 1.30, sawtooth, square-wave (A, B) the frequency and amplitude control
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10.07kb
    • 提供者:江汉
  1. deinterlace

    0下载:
  2. Xilinx提供的一种利用线缓存进行插值的隔行变逐行程序,比普通算法效果有很大改进。-Xilinx to provide a linear interpolation for the cache interlaced progressive change procedures, than ordinary algorithm results are greatly improved.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:96.82kb
    • 提供者:cloud
  1. PicoBlaze_amp_adc

    0下载:
  2. PicoBlaze 处理器放大器和 A/D 转换器控制器 展示了 Linear Technology LTC6912-1 可编程增益放大器和 Linear Technology LTC1407A 模数(A/D)转换器的基本操作。 结果如字符 LCD 屏幕所示。 利用 PicoBlaze 处理器控制器与放大器、A/D 转换器和 LCD 屏幕进行基于 SPI 的通信。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.82mb
    • 提供者:andy qe
  1. SOC_CCD

    0下载:
  2. 基于SOC 的线阵CCD 图像采集单元设计,关于ccd的资源-SOC based on the linear array CCD image acquisition unit design resources on the ccd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:495.14kb
    • 提供者:aiyinsizhi
  1. CPLDforCCD

    0下载:
  2. 基于CPLD的光积分时间可调线阵CCD驱动电路设计-CPLD-based optical integration time adjustable linear array CCD Drive Circuit Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:408.93kb
    • 提供者:赵晖
  1. MxIterative

    0下载:
  2. 该问题是线性移位寄存器的综合问题提出的,给定一个N长的 二元序列,如何求出产生这一序列的级数最小的线性移位寄存 器,即最短的线性移位寄存器 -The problem is that the linear shift register integrated question, given a N-long binary sequences, how to derive the sequence of series have the smallest linear shift regis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:960byte
    • 提供者:倪晨
  1. VHDL

    0下载:
  2. Very low cost, low component count charger/adapter – replaces linear transformer based solutions • Extremely simple circuit configuration designed for high volume, low cost manufacturing-Very low cost, low component count charger/adapter – rep
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:537.57kb
    • 提供者:张海
  1. VHDL

    0下载:
  2. PWM控制就是产生一定周期,占空比不同的方波信号,当占空比较大时,电机转速较高,否则电机转速较低。当采用FPGA产生PWM波形时,只需FPGA内部资源就可以实现,数字比较器的一端接设定值输出,另一端接线性递增计数器输出。当线性计数器的计数值小于设定值时输出低电平,当计数器大于设定值时输出高电平,这样就可通过改变设定值,产生占空比不同的方波信号,从而达到控制直流电机转速的目的。 直流电机控制电路主要由2部分组成,如图1所示:  FPGA中PWM脉宽调制信号产生电路; &
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:36.55kb
    • 提供者:袁玉佳
  1. vhdl

    0下载:
  2. FIR滤波器的性能参数 设计一个滤波器最基本的就是性能参数的,决定着滤波器的实际功能.比如阶数,截至频率。 本文滤波器设计参数 ①输入,输出数据宽度10位 ②阶数为4阶的线性相位FIR滤波器, ③类型:带通 -FIR filter performance parameters The design of a filter is the most basic performance parameters, determines the actual filter fu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.95kb
    • 提供者:bobo
  1. Multi_function_waveform_generator

    0下载:
  2. 多功能波形发生器VHDL程序与仿真.实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成各种波形的线形叠加输出。 -Multi-function waveform generator and simulation of VHDL procedures. The realization of four kinds of common sine wave, triangle, sawtooth, squ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:10kb
    • 提供者:
  1. waveform-generator-o-VHDL-program

    1下载:
  2. 实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 --各种波形的线形叠加输出。 -Achieve the four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled output (square wave- A dut
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-14
    • 文件大小:9.81kb
    • 提供者:刘新
  1. IterativeDecodingofBinary

    0下载:
  2. In this paper, energy efficient VLSI architectures for linear turbo equalization are studied. Linear turbo equalizers exhibit dramatic bit error rate (BER) improvement over conventional equalizers by enabling a form of joint equalization and deco
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.45mb
    • 提供者:suresh
  1. MapAlgorithm

    0下载:
  2. However, turbo equalizers can be computationally complex and hence require significant power consumption. In this paper, we present an energy-efficient VLSI architecture for such linear turbo equalizers. Key architectural techniques include elimi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.25mb
    • 提供者:suresh
  1. ALAW_LINEAR_CONVERTER

    0下载:
  2. This a HDL implementation of G711 A-LAW codec. It converts LINEAR to ALAW and vice versa. -This is a HDL implementation of G711 A-LAW codec. It converts LINEAR to ALAW and vice versa.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:2.57kb
    • 提供者:Christian
  1. 12345

    1下载:
  2. 本程序为直线插补程序,运用在数控机床上.RAR-This procedure is linear interpolation procedure, used in CNC machine tools. RAR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:359.75kb
    • 提供者:孤帆依梦
  1. linear-code

    0下载:
  2. 线性分组码的matlab 源程序 线性分组码的verilog源程序-linear code matlab/verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:3.23kb
    • 提供者:周天
  1. 7-4-linear-space-time-block-codes-

    0下载:
  2. 7-4线性分组码编码器 vhdl描述-7-4 linear space-time block codes encoder vhdl derect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:181.44kb
    • 提供者:郭少华
  1. linear

    0下载:
  2. 线性分组码编码电路和译码电路实现程序,仿真测试文件-Controls, coding, simulation test file linear block code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.36kb
    • 提供者:任一涵
« 12 3 4 5 6 »
搜珍网 www.dssz.com