CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - oe

搜索资源列表

  1. example2

    0下载:
  2. moore状态机程序 一共有四个状况,空闲 idle 等待 ready 信号准备好后进入判决状态 decision 否则继续等待 ready信号;判决状态 decision 中将 oe、we 信号置低,同时根据read_write 判定下一个状态是读状态 read 还是写状态 write;如果 read_write 为‘1’读状态 read,否则写状态write;读状态将oe 置高,we 置低;写状态将 oe 置低,we 置高。-moore state machine processes a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:30.73kb
    • 提供者:panda
  1. chengxu

    0下载:
  2. 读取外部RAM的状态机 RAM接口OE,输出使能 WR,低电平写RAM AB【7:0】地址总线 DB【7:0】地址总线 //将RAM 0至127的数据读出并相加最后的结果存入地址254(低8位)255(高8位) -State machine reads the external RAM RAM interface OE Output Enable WR, low-level to write RAM AB [7:0] address bus DB [7:0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:3.43kb
    • 提供者:hehe
搜珍网 www.dssz.com