CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - position

搜索资源列表

  1. CatchCadCoordinate

    0下载:
  2. 捕获CAD中鼠表的位置坐标,用VS STADIO 开发 -catch mice CAD table position coordinates with the development of VS STADIO
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:355892
    • 提供者:hg
  1. good_CPU

    0下载:
  2. 本代码是在modelsim下运行的模拟8×8位的CPU,执行程度,对深入理解CPU设计和运行原理具有重要意义- This code is simulation 8脳8 position CPU which moves under modelsim, carries out the degree, to thoroughly understood the CPU design and the movement principle have the vital significance
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:20812
    • 提供者:许明
  1. ScanKb

    0下载:
  2. 共阳极连接的键盘扫描程序 PC5 PC4 PC3 PC2 PC1 PC0 PC10 0 1 2 3 17 18 PC9 4 5 6 7 19 20 PC8 8 9 10 11 21 22 PC7 12 13 14 15 23 24 PC6 16 25 -total anodic bonding keyboard scanning procedures PC5 PC4 PC3 advection The position PC0 PC10 0 1 2 3 17 1
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1489
    • 提供者:zheng
  1. S3Demo

    0下载:
  2. Spartan 3 Digilent Demo:This demo drives the perphrials on the Spartan 3 board. This drives a simple pattern to the VGA port, connects the switches to the LEDs, buttons to each anode of the seven segment decoder. The seven segment decoder has a simpl
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:731568
    • 提供者:Roy Hsu
  1. daima.用VHDL语言设计一个数字秒表

    1下载:
  2. 用VHDL语言设计一个数字秒表: 1、 秒表的计时范围是0秒~59分59.99秒,显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用,按下一次复位开关,计时器清零。 4、 具有开始/停止功能,按一下开关,计时器开始计时,再按一下,停止计时。系统设计分为几大部分,包括控制模块、时基分频模块、计时模块和显示模块等。其中,计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成,其中毫秒位、十毫秒位、秒位和
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-26
    • 文件大小:4767
    • 提供者:SAM
  1. abs_code.rar

    1下载:
  2. 这是用CPLD开发的读取绝对式编码器反馈的信号的代码,读取电机的转子的绝对位置和判断转动方向对于电机控制很实用。,This is read by the CPLD Development absolute encoder feedback signal to the code, read the motor' s rotor position and to determine the absolute direction of rotation is very useful for mot
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1602187
    • 提供者:dengzhaoyun
  1. verilog_risc

    0下载:
  2. RISC状态机由三个功能单元构成:处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。 在数据存储器中的0到15的位置放置16个随机数,求16个数的和,放在数据存储器的16、17的位置,高位在前 对这16个数进行排序,从大到小放置在18到33的位置 求出前16个数的平均数,放在34的位置 基本指令有NOP, ADD, SUB, AND, RD, WR, BR,BC。 因为采用16位指令,有扩充的余地。-RISC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:129602
    • 提供者:lyn
  1. fpga

    0下载:
  2. 无线光通信技术具有通信容量大、传输速率高等众多优点, 在许多场合都有重要的应用, 是现代通信技术研究的一个热点。由于脉冲位置调制 ( PPM ) 有较高的平均功率利用率和抗干扰能力, 故 PPM是无线光通信系统中常用的调制方式。在研究 PPM调制技术的基础上, 就基于 FPG A的无线光通信 PPM调制系统进行设计, 并用 V H D L语言完成了系统的设计和仿真。仿真结果表明, 该设计具有正确性和合理性。-Wireless optical communication technology ha
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:194255
    • 提供者:朱雯
  1. HW3_P1

    0下载:
  2. Clock Controller There are often situations where one wishes to pass a predetermined number of clock pulses and then stop. The purpose of this problem is to design a controller in VHDL to gate a preset number of pulses form a free-running clock “CL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:180006
    • 提供者:chris
  1. CORDIC-atan

    0下载:
  2. A program to calculate sun position(Declination and Right Ascension) in very accurate manner.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1515
    • 提供者:rsh
  1. tdoa123

    0下载:
  2. Position location services will not only provide new customer options and products for wireless carriers, but will also provide features that could di erentiate services in di erent markets (i.e., di erentiation between PCS, cellular, and special
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:829759
    • 提供者:vijay
  1. display_with_dia

    0下载:
  2. 本实验仪提供了6 位8段码LED显示电路,学生只要按地址输出相应数据,就可以实现对显示器的控制。显示共有6位,用动态方式显示。8位段码、6位位码是由两片74LS374输出。位码经MC1413或ULN2003倒相驱动后,选择相应显示位。 本实验仪中 8位段码输出地址为0X004H,位码输出地址为0X002H。此处X是由KEY/LED CS 决定,参见地址译码。 做键盘和LED实验时,需将KEY/LED CS 接到相应的地址译码上。以便用相应的地址来访问。例如,将KEY/LED CS接到CS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:137269
    • 提供者:yangxiao
  1. SteppermotorVHDL

    0下载:
  2. 步进电机定位控制系统VHDL程序与仿真2010.5.4-Stepper motor position control system and simulation of VHDL 2010.5.4 Procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:4705
    • 提供者:阿锦
  1. bujindianjikongzhi

    1下载:
  2. 在quartus II下用verilog编写的步进电机位置控制程序,其中包含7个子模块和1个顶层模块,本程序层次清晰、功能明确。乃个人收藏,推荐大家下载学习!-Verilog in quartus II, prepared under the stepper motor with position control program, which contains seven sub-modules, and a top-level module, the program-level clarity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1424939
    • 提供者:leo
  1. bianma

    3下载:
  2. 脉冲按键电话按键显示器:设计一个具有7位显示的电话按键显示器,显示器应能正确反映按键数字,显示器显示从低位向高位前移,逐位显示按键数字,最低位为当前显示位。 2.七位数字输入完毕后,电话接通,扬声器发出“嘟——嘟”接通声响,直到有接听信号输入。 3.若一直没有接听,10秒钟后,自动挂断,显示器清除显示,扬声器停止,直到有新号码输入。 -Pulse button phone keypad display: design a seven display phone keypad
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-12
    • 文件大小:9256
    • 提供者:陈莉
  1. encode

    0下载:
  2. 这是一个EDA实验课题目,用VHDL语言编写的3-8位编码器,-This is a subject of EDA present experiment, using VHDL language in the 3-8 position encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:190854
    • 提供者:冉天纲
  1. Euclid_100722

    0下载:
  2. 欧氏距离算法计算错误位置多项式,是Berlekamp-Massey的替代算法。消耗的硬件资源比Berlekamp-Massey算法多,但是可以更节省运算时间。-Euclidean distance algorithm to calculate the error position polynomial, is an alternative Berlekamp-Massey algorithm. The consumption of hardware resources is more than
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:240688
    • 提供者:彭洪
  1. TV_DE2

    0下载:
  2. 修改的DE2的例子,适合模拟输入数字输出,数码管显示光点位置。-Modified example of DE2 for analog input digital output, digital display spot position.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:18144727
    • 提供者:haha
  1. Quartus

    1下载:
  2. Quartus程序是滤波器+功率检测+相关计算+TDD时隙切换,从滤波输出的过采样信号中随机指定输出其中的一路信号输出用来做功率检测和相关计算,相关计算完全采用串行计算比较的方式得到最大值,然后根据这个最大值的位置推算出上、下行时隙的切换点位置。-Filter+ Quartus program is related to computing power detection++ TDD time slot switch, from the filtered output signal over a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:46477
    • 提供者:郑志龙
  1. cpld

    0下载:
  2. CPLD 语言VHDL,实现对电机位置信号检测和输出驱动-CPLD language VHDL, to realize the motor position signal detection and output drive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1702
    • 提供者:杭舟
« 12 3 4 »
搜珍网 www.dssz.com