当前位置：
首页 资源下载
搜索资源 - VHDL code of block code
搜索资源列表
-
0下载：
code.doc
C.1 DCO LEVEL 2
This VHDL code pertains to the DCO model descr iption in Section 6.5.5. The entity declaration of the level 2 DCO is between lines 18 and 39. The VHDL generics or elaboration-phase parameter constants are declared between
-
-
0下载：
扩跳频通信在QUARTUS7.0开发环境下的VHDL源程序及总体框图实现-Frequency-hopping communication QUARTUS7.0 expanded development environment in the VHDL source code and the achievement of the overall block diagram
-
-
0下载：
基于CPLD的语音通信系统设计与实现毕业设计 原版包括程序源码，各部分仿真图，框图-CPLD-based voice communications system design and implementation of the design of the original graduate program, including source code, the part of simulation diagram, block diagram
-
-
0下载：
本代码为用VHDL语言设计实现加法器、减法器、乘法器，并提供了模块图，进行了波形仿真。-This code is for the use of VHDL Language Design and Implementation of adder, subtracter, multiplier, and provides a block diagram carried out a wave simulation.
-
-
0下载：
信息论与编码中，实现的一个简单的（7,4）系统线性分组码，也即海明码-Construct a systematic (7,4) linear block code.You can use c lauguage or HDL (VHDL or Verilog-HDL) to describe it. Construct a linear block decoder,and decode the received code vector[0 1 0 1 1 0 1].Please write the
-
-
0下载：
CRC检错程序。只能检错不能纠错。（40,32）的分组码检错，反馈函数：x8+x7+x4+x3+x+1-CRC error detection process. Not only error detection correction. (40,32) and block code error detection, feedback function: x8+ x7+ x4+ x3+ x+1
-
-
0下载：
vhdl语言实现线性分组码的编码以及解码-vhdl language of linear block code encoding and decoding
-
-
0下载：
OFDM system model and Block diagram of CORDIC algorithm using FPGA VHDL code -OFDM system model and Block diagram of CORDIC algorithm using FPGA VHDL code
-
-
0下载：
Ram block code in Verilog
-
-
0下载：
译码器设计
实现3-8译码器的门级和行为级设计；完成3-8译码器的门级和行为级设计的仿真，并下载到开发板进行验证。
用拨挡开关K1，K2，K3作为输入的三位二进制码，输出的8位码分别用LED1~LED8 显示-Achieve 3-8 decoder gate-level and behavioral level design complete the 3-8 decoder gate-level simulation and behavioral level design, and d
-
-
0下载：
详细描述设计过程
① 指令格式设计
② 微操作的定义
③ 节拍的划分
④ 处理器详细结构设计框图及功能描述(评分重点)
a. 模块之间的连线单线用细线，2根及以上用粗线并标出根数及.
b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上
⑤ 各功能模块结构设计框图及功能描述（评分重点）
⑥ VHDL代码、UCF文件、测试指令序列（每条指令的含义）
⑦ 实验总结，在调试和下载过程中遇到的问题
-Design Pr
-
-
0下载：
详细描述设计过程和实验中遇到的问题，包括：
① 指令格式设计
② 微操作的定义
③ 节拍的划分
④ 处理器详细结构设计框图及功能描述(评分重点)
a. 模块之间的连线单线用细线，2根及以上用粗线并标出根数及.
b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上
⑤ 各功能模块结构设计框图及功能描述（评分重点）
⑥ VHDL代码、UCF文件、测试指令序列（每条指令的含义）
实验总结，在调试和下载过程中遇到的问题
-
-
0下载：
control Pulse width modulation (PWM) using VHDL code and Block schematic.the selection switch at the FPGA board is important to control the duty cycle of PWM.For example application that can be used is to control speed dc motor.-control Pulse width m
-
