资源列表
ADVHDL
- 用fpga控制ad采集，用vhdl编写，可控制采样率-With fpga control ad acquisition, with vhdl written to control the sampling rate
project_4
- RGB 与YCbCr 颜色空间可以相互转化，此代码为YCbCr转RGB的实验代码-Display a signal, the resolution information can be seen as 1280 x 720 @ 60P, the display shows the standard 8-color vertical color bar
project_6
- YCbCr 颜色空间按照采样率的不同可分为YCbCr444 和YCbCr422、YCbCr420 等， YCbCr422 在视频处理中较为常用，与YCbCr444 相比节约1/3 带宽和存储空间。代码功能是实现YCbCr444 转YCbCr4-YCbCr color space in accordance with the sampling rate can be divided into YCbCr444 and YCbCr422, YCbCr420 etc., YCbCr422 more
code
- 若输入信道的各符号等概出现，求该信道 的互信息量 • 画出不同信噪比下的互信息量变化的曲线， 以M为参数，画一簇曲线（其中加上一条 AWGN信道容量曲线作对比） • 调整函数a=f(x)，使当x=si时，a=iA‐b，b也为 一实常数，在A和 不变的情况下，互信息 量随b的变化情况是什么趋势？ • b的取值对互信息量随信噪比的变化曲线的 影响-If the input channel of the symbols, such as concept, f
Xilinx_pcie_sim_tutorial5
- Xilinx V7 485T PCIE dma仿真教程五，关于test.v的修改-Xilinx V7 485T PCIE dma sim_tutorial5
add32
- 由1位加法器级联得到的32位加法器 是设计单周期cpu的时候的基本部件-use 1 adders to be a 32 adder it is necessary for you to design a cpu
LBJ
- SPI接口协议，将spi总线转换成为LOCALBUS总线-SPI interface protocol, the spi bus converted into LOCAL BUS bus
AD6645_UART_DEMO_change
- AD6645 FPGA驱动程序，实现AD采样和uart传输-driver program for AD6645 on FPGA,and translated by UART
LVDS_SRC
- 实现LDVS接口数据接收 含有协议结构以及处理-lvds Verilog 512 frame
ISCAS-85
- 包括很多格式的85基准电路，不需手动转换，可以供学者自行选用。-This resource including many formats 85 banchmack circuit, without manual conversion, you can choose for the scholar.
DDR3-SDRAM-Verilog-Model
- 官方网站的verilog语言描写的ddr3 sdram仿真模型。各种型号可选。
LTC1407
- 针对ADC器件LTC1407的时序编写的Verilog程序，经过实际测试成功，简单实用-According to the timing of ADC device LTC1407, Verilog program, after the actual test success, simple and practical