资源列表
eetop.cn_Verilog HDL入门（第三版）【夏宇闻】
- veriloghdl数字设计与综合夏宇闻翻译(dgfsdghfhsgdfhgfddfghdfh)
信号分析与处理——MATLAB语.part1
- ① Verilog的抽象级别 ② Verilog的模块化设计 ③ 如何给端口选择正确的数据类型 ④ Verilog语言中latch的产生 ⑤ 组合逻辑反馈环 ⑥ 阻塞赋值与非阻塞赋值的不同 ⑦ FPGA的灵魂状态机 ⑧ 代码风格的重要性((1) the abstract level of Verilog The modular design of Verilog How to select the correct data type for the
cpu2
- 这是在vivado平台上编写的多功能流水线cpu的实现，是我们课程实验的大作业(This is the implementation of the multi-functional pipelined CPU written on the vivado platform. It's a big job for our course experiment.)
project_zyg
- 利用HC——SR04的超声波模块与EGO1板子外加一个EMAX电机形成一个测距报警器 上传文件为vivado程序(Using the HC - SR04 ultrasonic module and the EGO1 board plus a EMAX motor to form a range finder to upload the file as the vivado program)
AD常用库
- altium designer 常用库大全，包含3D库(the most popular lib about altium designer which includes the 3d lib, pcb lib and sch lib)
spi_master
- SPI通信：串行flash的读写擦除命令通过SPI接口进行通信。? CPU芯片与FPGA通过SPI接口进行通信。? 其他功能集成电路芯片参数寄存器配置。例如DAC芯片内部有很多寄存器（因为芯片有很多功能，要通过设置寄存器不同的开关来打开或关闭相应的功能，一上电去初始化寄存器）需要我们去配置。FPGA一上电也是通过配置芯片里边来读取数据，然后配置FPGA内部的SRAM。FPGA是读取FLASH里边的串行数据，读取完校验完才配置到我们的FPGA的SRAM中去。速度比串口快，而且是同步传输。(Th
Ethernet_usd_send_quartus
- Ethernet_UDP_send_quartus
xapp879
- pll 动态从配置锁相环时钟输出，为官网demo(pll reconfig xilinx vivado)
core1
- tmp100温度传感器iic代码，只读，多片(tmp100 temperature sensor iic code, read only, multi-chip)
NAND_Controller_and_ECC_VHDL
- VHDL语言编写，FPGA对nandflash进行读写控制及ECC校验(Written in the VHDL language, FPGA has read write control and ECC check for nandflash)
BNN-PYNQ-master
- 在PYNQ-Z1上搭建二值神经网络(BNN)(Building two value neural network (BNN) on PYNQ-Z1)
超声检测数据叠加算法
- 将超声检测所得波形取正端波形，移位叠加两组数据，观察叠加后缺陷的变化