资源列表
drsstc
- 实现SKP/PDM功能的drsstc工程文件(DRSSTC project file for SKP / PDM)
Verilog的150个经典设计实例
- 非常有用的verilog的150个经典编程实例(150 classic programming examples of Verilog)
DPWM
- 用Verilog实现数字脉宽调制模块，主要模块有锁相环、计数器、多路选择器(The digital pulse width modulation module is realized by Verilog. The main modules are PLL, counter and multiplexer)
crc16
- verilog 语言下的硬件CRC校验：CRC16(CRC verification in Verilog: CRC 16)
8层电梯控制器
- 自动电梯控制器，电梯内有八个输入按钮响应用户的上下楼层请求，并有八段数码管显示电梯当前所在楼层位置(there are eight input buttons in the elevator to respond to the user's request for going up and down the floor)
基于DSP和FPGA的通用数字信号处理系统设计
- 利用DSP配合FPGA为硬件架构，以DSP为数据处理核心，通过FPGA对USB、ADC和DAC等外围设备进行控制，并可实现频谱分析、数字滤波器等数字信号处理算法。(With DSP and FPGA as the hardware architecture and DSP as the data processing core, the peripheral devices such as USB, ADC and DAC are controlled by FPGA, and the digi
通用异步收发器
- 用Verilog编写的uart通用异步收发器带testbench
2D的DCT变换
- 二维DCT变换，附源码以及testbench，以及相应的数学知识
投币充电仪
- 基于FPGA的投币式充电仪，可以完成按键输入、倒计时、清零等功能。
01_router_lab_all
- 基于UVM平台搭建的验证环境，针对的是路由器router模块，可供参考(The verification environment based on UVM platform aims at router module of router, which can be used for reference)
AM调制解调
- 基于Artix-7 FPGA的AM调制解调代码，从AD读入信号后，进行AM调制，并解调输出（将代码分成两个工程就是AM的调制和解调），其中解调用到的数字滤波采用MATLAB设计(The AM modulation and demodulation code based on artix-7 FPGA, after reading the signal from AD, carries out AM modulation, and demodulates the output (the code
sram_ctr
- SRAM VERILOG 实现FPGA控制SRAM的功能。测试可以使用。(SRAM verilog fpga vivado ise quartus.)