CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .08 .09 .10 .11 .12 33413.14 .15 .16 .17 .18 ... 33646 »
  1. EEPROM

    0下载:
  2. EEPROM using I2C Protocol-EEPROM using I2C Protocol..
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:607byte
    • 提供者:Muhammad Hafiz
  1. FSM

    0下载:
  2. 这是用verilog硬件描述语言编的moore状态机代码-It is compiled verilog hardware descr iption language moore state machine code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:607byte
    • 提供者:李松
  1. adc0809

    0下载:
  2. VHDL实现AD采样控制,程序简单,调试方便-AD sampling control VHDL implementation, the program is simple and convenient debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:607byte
    • 提供者:大哥哥
  1. CSDmultiplier

    0下载:
  2. Code for CSD Multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:607byte
    • 提供者:yuvi
  1. ic7

    0下载:
  2. 具有奇校验功能的串行数据发送电路,用状态机实现。-Functions with odd parity of serial data transmission circuit, with the state machine implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:607byte
    • 提供者:天天
  1. carLights-prelab

    0下载:
  2. vhdl sample of car lights which is a good example code for beginners for vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:607byte
    • 提供者:jshin
  1. adc08831

    0下载:
  2. 串行AD转换. 8位串行ADC输入,4次平均数输出.-8BIT SPI ADC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:607byte
    • 提供者:wk
  1. Digital-tube-scanning

    0下载:
  2. 基于51的七段数码管的扫描,延时实现数码管的动态扫描-Based on a 51-segment digital tube scan delay digital control of dynamic scanning
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:607byte
    • 提供者:王新勇
  1. Automatic-beverage-vending-machine

    0下载:
  2. 自动售饮料机,只可投入5毛和1块钱,每瓶饮料为2.5元,要求应用状态机设计该系统,并编写Testbench。 输入信号定义: clk:时钟输入 ngreset:复位信号 half_yuan:五毛钱 one_yuan:一元钱 输出信号定义: dispense:表示机器售出一瓶饮料 collect:用于提示投币者取走饮料 half_out:表示找回五毛钱-Drinks vending machine can only be put into hair
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:607byte
    • 提供者:seven
  1. eight

    0下载:
  2. 八位同步寄存器(检测时钟上升沿,一个接受复位信号,八位输入赋给八位输出)-eight bit registered
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:607byte
    • 提供者:周翔
  1. 5b6b-decode

    0下载:
  2. 5b6b decode,verilog代码,已验证。-5b6b decode, verilog code has been verified.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:607byte
    • 提供者:
  1. clk-divide5

    0下载:
  2. 实现5分频计数的veriog电路,简单易懂,欢迎大家下载学习-Achieve 5 divider count veriog circuit, easy to understand, welcome to download the study
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:607byte
    • 提供者:李佳旭
« 1 2 ... .08 .09 .10 .11 .12 33413.14 .15 .16 .17 .18 ... 33646 »
搜珍网 www.dssz.com