资源列表
xapp134_vhdl
- The SDRAM controller is designed for the Virtex V300bg432-6. It s simulated with Micron SDRAM models. The design is verified with timing constraints at 115 MHZ.
83007VHDL设计实例
- VHDL设计实例 VHDL设计实例
Verilog
- Verilog语言的基础教程，适合刚开始接触硬件语言的朋友
Altare_VHDL
- Altare公司训练新人的练习题下载 希望能够对学习VHDL的朋友有所帮助
verilog2
- verilog语言中 数据类型与逻辑运算关系式
3verilog3
- verilog语言中的各种赋值语句的详细解释和用法
verilog4
- werilog语言中关于 组合逻辑时序逻辑的表达
verilog5
- verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解
fip
- 通过PC104访问内存地址，内存需要进行地址选择，需要通过CPLD做地址逻辑变换。这个就是完成这个功能。实现简单。
ram_read_write
- 本程序是为FPGA系统所设计的一个简单的存储和读取数据的小程序，MAXPLUS2编写
chuankou_data_send
- 这是FPGA系统的一个简单的与上位机串行通讯的的小程序，MAXPLUS2编写
testled
- 为FPGA系统所设计的一个简单的控制LED灯显示的小程序，用MAXPLUS2编写