资源列表
Rawski
- two papers explains how to use fir filter by optimisation
LED_DISP
- 输入时钟4MHz，分频至1Hz，对时钟计数，LED显示输出，加使能EN和复位RST(Input clock 4MHz, frequency division to 1Hz, clock count, LED display output, add enable EN and reset RST)
modelsim se 10.1a crack
- Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。(Mentor's ModelSim, the industry's best HDL language simulation
compterdiviseurfsm
- FSM VHDL comportemental
Lab4
- 布斯(Booth)乘法器是一種透過編碼後再運算所得到較佳效能乘法器 請嘗試描述說明 1. 布斯乘法器原理 2. 布斯乘法器組成架構 3. 並嘗試完成布斯乘法器(The Booth multiplier is a better performance multiplier that is encoded and then computed Please try to describe the descr iption 1. Booth multiplier principle Boo
vip_ex1
- 特权FPGA开发板上的例程，PLL初始化配置和LED点灯(The routines on the privileged FPGA development board, the PLL initialization configuration and the LED light)
counter
- 1. 支持递增/递减/增减可配置 2. 支持计数器使能可配置 3. 支持8位计数器(Add mode, subtraction, add and subtract mode, hold mode)
sdr_sdram
- sdram使用接口仿真，altera公司ip使用方法(sdram verilog. SDRAM using interface simulation, Altera company IP use method)
DACAD9708
- DAC_AD9708的verilog hdl 代码，简单易懂，AD9708为top文件，需要自己配置只读存储器，输出正弦波。(DAC_AD9708 verilog HDL code, AD9708 for top file, need to configure read only memory, output sine wave.)
led
- fpga的一个流水灯程序，芯片信号是ep4ce6f17c8n(A flow light program for FPGA.)
02_run_flash_led
- FPGA烧录程序到flash的工程例子，芯片信号是EP4CE6F17C8N(FPGA burn program to flash engineering example, the chip signal is EP4CE6F17C8N)
03_key_detect_1
- FPGA开发板按键历程，芯片型号是 EP4CE6F17C8N(FPGA development board key process, the chip model is EP4CE6F17C8N)