CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .47 .48 .49 .50 .51 4252.53 .54 .55 .56 .57 ... 4322 »
  1. Fre_Multi_Ctrl_1114

    0下载:
  2. 实现camerallink任意位的串并转换(Implementation of camerallink arbitrary bit series conversions)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:4647936
    • 提供者:非要起名字
  1. RTPPayloadFormatforReedSolomon

    0下载:
  2. ReedSolomon FEC used in RTP
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:299008
    • 提供者:HHHHLELE
  1. uart

    0下载:
  2. 用verilog实现UART串口收发。状态机形式实现,波特率可调(Use verilog to achieve UART serial transceiver. State machine form, adjustable baud rate)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:3265536
    • 提供者:zhaodameng
  1. Mux41a

    0下载:
  2. Basys3 4选一数据选择器代码,初级者学习,在板子上试验过,没问题。(Basys3 4 select a data selector code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:18432
    • 提供者:LEWIS_liu
  1. Transmit_subsystem-master

    0下载:
  2. 千兆以太网的相关资料,包括相关的一些测试文件(Gigabit Ethernet related information)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:2694144
    • 提供者:黑加仑kiskis
  1. ledrun

    0下载:
  2. 基本的流水灯程序,4灯循环,verilog(Basic flow lamp program)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:3079168
    • 提供者:felix002
  1. 08_ethernet_1g

    0下载:
  2. Artix7 XC7A100T芯片控制千兆PHY的二层通信,源代码(Artix7 XC7A100T chip control Gigabit PHY two layer communication, source code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:16265216
    • 提供者:kang24
  1. 09_ethernet_100

    0下载:
  2. Artix7 XC7A100T芯片控制百兆PHY的二层通信,源代码(Two layer communication Artix7 XC7A100T chip control PHY megabytes, source code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:16173056
    • 提供者:kang24
  1. Adept SDKv1-3

    0下载:
  2. 开发板资料,适用于赛灵思的板子,欢迎大家下载(Examine your code to determine if this port should be declared as an INOUT, or if the assignment to this port should not have been made. If this signal connects to submodules, consider the type and lower-level functionality of
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:161792
    • 提供者:超93
  1. spi_master

    0下载:
  2. 用Verilog写的SPI代码,可读可写,刚仿真完,还没上板,尴尬,主要是官方限制不上传就不能下载~~~~~~~~~~~~~~ 下面的英文是百度翻译过来的,鬼畜的我都不知道啥意思~~~~(The SPI code written in Verilog is readable and writable. After the simulation is finished, it is not yet on board. Awkwardly, it is mainly that official r
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:1024
    • 提供者:你到底是谁
  1. VHDL简易电子琴设计(1).doc

    0下载:
  2. 这是一个简单的基于vhdl的电子琴,有自动播放和使用按键来制作不同的音色。(The design of a simple electronic organ based on VHDL, with the automatic playing and the use of keystrokes to make different tones)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:124928
    • 提供者:找你呢
  1. fpga-b210-verilog

    1下载:
  2. usrp系统,B210产品的FPGA源码,还是比较有价值的。(The USRP system, the FPGA source of the B210 product, is still more valuable.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:32980992
    • 提供者:ljafjaie
« 1 2 ... .47 .48 .49 .50 .51 4252.53 .54 .55 .56 .57 ... 4322 »
搜珍网 www.dssz.com