CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .47 .48 .49 .50 .51 4252.53 .54 .55 .56 .57 ... 4323 »
  1. ep_rom

    0下载:
  2. 采用VerilogHdl语言编写的,介于FPGA的EPROM的开发读写-VerilogHdl the use of languages, ranging from the development of FPGA to read and write the EPROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:626byte
    • 提供者:Kevin Yu
  1. VHDL03

    0下载:
  2. 全加器仿真程序代码,本人亲自测试,代码简单,安全无毒。放心下载和使用。-Full adder simulation code, I personally tested the code simple, safe non-toxic. Ease to download and use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:626byte
    • 提供者:yanyinhong
  1. electronic-lock-and-VHDL-design

    0下载:
  2. 基于Max+Plus II和VHDL的电子密码锁设计-Based on Max+ Plus II electronic lock and VHDL design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:626byte
    • 提供者:于春秀
  1. ReceiveCypress3

    0下载:
  2. 无线模块PTR6100的verilog数据接收控制代码-code of wireless module of PTR6100 based on verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:626byte
    • 提供者:谭双平
  1. jishuqi

    0下载:
  2. 电子设计自动化中的计数器的实现程序,基于VHDL语言完成的-Electronic design automation in the realization of counter procedures, based on the VHDL language completed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:625byte
    • 提供者:王康
  1. liuy

    0下载:
  2. 一个精确时钟的v-log程序,只用一个全局时钟,增加了精确度-An accurate clock in the v-log program, only one global clock, increased accuracy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:625byte
    • 提供者:skinven
  1. rightshift

    0下载:
  2. right shift register VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:625byte
    • 提供者:kirtikumar
  1. booth_multiplication

    0下载:
  2. this verilog code-this is verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:625byte
    • 提供者:Sumit Jain
  1. shixucaiyangkongzhimokuai

    0下载:
  2. 时序控制采样模块,可以根据自己的需要对程序进行相应的修改,以采集到自己想要的数据。-Sequential control sampling module, can need according to oneself the procedure with the corresponding revision, they want to collect the data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:625byte
    • 提供者:杨阳
  1. NCO

    0下载:
  2. 指输出频率与输入控制电压有对应关系的振荡电路(VCO),频率是输入信号电压的函数的振荡器VCO,振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制,就可构成一个压控振荡器。-Refers to the output frequency and input voltage control oscillation (VCO) circuits, corresponding relationship with frequency is a function of the input signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:625byte
    • 提供者:HQ
  1. cronometro1.c

    0下载:
  2. cronometro atmel 328p code vision avr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:625byte
    • 提供者:vidal
  1. acc

    0下载:
  2. This code has function to accumulate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:624byte
    • 提供者:Thinh
« 1 2 ... .47 .48 .49 .50 .51 4252.53 .54 .55 .56 .57 ... 4323 »
搜珍网 www.dssz.com