资源列表
alteraexample
- CPLD/FPGA常用模块与综合系统设计实例光盘程序
dds_good
- 采用DDS技术的波形发生器，FPGA实现。
fir
- 我自己用VHDL语言编的16阶FIR数字滤波器，仿真是在Quartus II上通过的，对大家一定有帮助的，压缩文件里还有详细的设计说明呢，肯定让你完全了解数字滤波器的设计。
generalFIFO
- 通用FIFO的VHDL编程 字深和字长可以自己设计
FPGA_design
- FPGA视频控制器设计,FED驱动控制系统的研制与FPGA设计
080513154000
- 并行转串行的VHDL描述：基于FPGA的SPI发送模块的设计
altera_solution
- altera的timing约束文档，很有帮助
DE2_LCM_SRAM_PIC_DISPLAY
- NIOS下，将图片显示到液晶屏上去，基于DE2板子的，全硬件实现，现将图片烧到SDRAM，然后可以直接显示到液晶屏。
DS18B20FPGA
- VHDL设计的ds18b20的测温程序，欢迎测试请不要直接复制，可能不好显示。
ADC0809_VHDL_ctrl
- VHDL控制ADC0809芯片，实现AD转化及采集后数据的读写。
lock
- 这个是我毕业设计的最初方案 8位二进制密码锁，在输入密码正确的情况下修改密码，显示输入密码，正确显示绿灯提示，错误显示红灯提示并报警。
dds_vhdl
- 函数发生器代码，在增加单片机的情况下能实现一般的函数发生要求！