资源列表
PPM
- ppm脉位调制数字基带系统的设计，包括完整的QuartusII工程和Ｍodelsim仿真文件
Uart
- 用ＦＰＧＡ，VHDL实现的Uart核，quartusII完整工程，实用
FSK
- 用vhdl写的fpga移频键控程序，控制灵活,完整工程
Coder_8_3
- 用verilog HDL实现了83编码器.
Compare_8_bits
- 用VERILOG语言实现了8BIT编码器.
Decoder_3_8
- 用VERILOG语言实现了常用3-8译码器.
Full_Adder
- 用VERILOG语言实现了全加器,可综合可仿真通过
JK_FF
- 用VERILOG语言实现了J-K触发器,可综合可仿真通过
pinlvji
- 简单的数字频率计，source为输入，可以测量其频率，在maxplux中使用，需要标准的1hz时钟信号。
ps2_1
- EDA实验--PS2键盘实验:利用键盘作为输入设备，显示器作为输出设备，FPGA将键盘输入的数字键的编码进行编码，然后在显示器上显示。
transfer_1
- EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是
xp_xp2_patch
- 数字示波器VHDL设计程序在Q7.1软件上在FPGA上的程序！这个有机部分模块！请大家慢慢体会