资源列表
VHDL
- 球赛计分器---可以对各类球赛进行方便的计分功能
miniuart
- This is a uart source written by VHDL .widely used and compatible with Whibone.
shift_register
- -- DEscr iptION : Shift register -- Type : univ -- Width : 4 -- Shift direction: right/left (right active high) -- -- CLK active : high -- CLR active : high -- CLR type : synchronous -- SET active : high -- SET type : synchronous
test_cpe_top
- fpga开发的程序，内容都不错，主要是top
DSP_EMIF_if
- fpga开发的程序，内容都不错，主要是top_test
AD9863_if_old-2005-5-8
- fpga开发的程序，内容都不错，主要是ad
McBSP_to_SPI
- fpga开发的程序，内容都不错，主要是to
Verilog_code
- 本程序（状态机）使用Verilog HDL语言编写，并通过QuestaSim仿真。
zzcordic
- 数字计算机的设计coric,利用 verilog实现,格式为.v格式.详细见文件注释
qiartus2use
- verilog仿真硬件的工具qiartus2的使用教程,内容简单易懂,初学必备
zzripple_carry_mult
- 乘法实现利用verilog语言,经过仿真验证,功能正确无误.适用于初学者反复研究练习
QuartusII
- 大量VHDL写的数字系统设计有用实例达到