资源列表
CpldVhdl
- 用VHDL语言写的程序包含如下功能：1.键盘扫描2.控制AD转换3.产生PWM信号与51系列CPU接口，接在51地址数据总线上，单片机通过访问地址总线上的数据寄存器来控制CPLD
shiyan14
- VHDL語言實驗數字鍾功能,可手動調時,設定閙鍾等
secondwatch
- 用VERILOG实现的秒表 用VERILOG实现的秒表
CCD_TCD1205
- 用VHDL语言实现CCD图象采集系统，针对TCD1205线阵CCD传感器
FPGA
- 用verilog实现的串口收发数据程序，已经调试通过
i2c_p_altera
- IIc总线的源代码（vhdl语言），大家共享一下
YCrCb2RGB
- 用verilo编写的RGB编码，而且加入了流水线
verilog4
- verilog硬件描述语言的经典版本（第四版）
d
- d 触发器 简单的d触发器，上传仅供参考，望各位多多指教。
kashidianhuaji
- verilog 电子计费
8051core(vhdl)
- 再来一个8051的内核（VHDL语言），绝对好用，直接添加到QuartusII 中即可！！大家可以分享一下阿
VGA
- VGA显示的例子（VHDL语言），实现彩条显示，按键reset实现切换功能。