CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .58 .59 .60 .61 .62 4163.64 .65 .66 .67 .68 ... 4322 »
  1. UART

    1下载:
  2. FPGA实现串口的收发,可以改波特率。Verilog HDL语言-FPGA Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:878793
    • 提供者:kuangbin
  1. i2c_reg

    1下载:
  2. 用verilog实现的一个从机的I2C通信模块,测试通过可用,已经在项目用的了!-Using verilog achieve a slave I2C communication module, the test is available, has been used in the project!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2614
    • 提供者:linhanxiong
  1. usrp-fpga-mirror

    1下载:
  2. usrp1的FPGA源代码,需要的可以研究研究-usrp1 of the FPGA source code, need to be studies
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:20146176
    • 提供者:wangpoba
  1. fpga_counter

    1下载:
  2. 光栅尺的计数,串口发送与继电器控制程序,无线通信-Grating count, serial transmission
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-12-21
    • 文件大小:578560
    • 提供者:吴晓成
  1. dac

    1下载:
  2. 运用ISE13.2完成的DAC工程。完成一个数模转换的作用。-Use ISE13.2 completed DAC works. To complete a digital-analog conversion effect.
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-07
    • 文件大小:482909
    • 提供者:李炳
  1. 16bits_multiplier

    1下载:
  2. 这是一个有符号的16位乘法器的设计,包含详细的设计报告和全部的verilog代码。乘法器采用booth编码,4-2压缩,超前进位结构-This is a signed 16-bit multiplier design, detailed design reports and contains all of the verilog code. Multiplier using booth encoding ,4-2 compression, lookahead structure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:606407
    • 提供者:
  1. state_machine-for-charging

    1下载:
  2. 利用有限状态机实现的投币式充电仪的模拟电路-Finite state machine coin-charging instrument analog circuits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:862661
    • 提供者:方威
  1. data_recovery

    1下载:
  2. 通过数据恢复时钟的例子教程,对研究这类原理很有帮助哦-data clock decover xilinx example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:153649
    • 提供者:liuzefu
  1. bujindianji

    1下载:
  2. FPGA实现步进电机控制源代码。通过脉冲信号控制,产生一定频率脉冲的信号(脉冲频率用来控制速度),经过信号隔离放大(达到驱动电机的电压)来驱动控制步进电机-FPGA Implementation of stepper motor control source code. Controlled by the pulse signal, generating a frequency pulse signal (pulse frequency is used to control speed), vi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1015
    • 提供者:shiyongchao
  1. EX4

    1下载:
  2. 基于FPGA的16位乘法器,入门的可以好好看看。-FPGA-based 16-bit multiplier, getting started can be a good look.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:356981
    • 提供者:cz
  1. zycolorled

    1下载:
  2. 采用EDA技术,使用Quartus软件实现了彩灯的控制控制器的设计与实现-Using EDA technology, using Quartus software control to achieve a lantern controller design and implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-23
    • 文件大小:1638400
    • 提供者:Zoe
  1. FPGA_UART

    1下载:
  2. FPGA实现UART串口通信协议 采用VHDL语言,顶层文件采用原理图的方式,简洁直观-FPGA Implementation of UART serial communication protocol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-02
    • 文件大小:6080512
    • 提供者:zhuronghua
« 1 2 ... .58 .59 .60 .61 .62 4163.64 .65 .66 .67 .68 ... 4322 »
搜珍网 www.dssz.com