CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 4221.22 .23 .24 .25 .26 ... 4323 »
  1. verilog串口通信程序

    1下载:
  2. 串口通信程序,用于fpga的串口收发,并讲解了串口通信原理。(Serial communication program is used to receive and transmit the serial port of FPGA, and the principle of serial communication is explained.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:102kb
    • 提供者:yanyan5927
  1. cordic

    1下载:
  2. cordic算法,实现加减乘除、幂次方、开方的运算(CORDIC algorithm implementation, power add, subtract, multiply and divide and square root operations)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:229kb
    • 提供者:zhr1995yx
  1. verilog

    1下载:
  2. 8位计数器,可以实现计数器的相关功能,内涵verilog文件和testbench文件(8 bits counter,include v and testbech files ,has the ability of 8 bits counter)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:14kb
    • 提供者:wow111
  1. rajeshadc

    1下载:
  2. pcf8591 adc vhdl code
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:19kb
    • 提供者:rajraj
  1. eetop.cn_Verilog HDL入门(第三版)【夏宇闻】

    1下载:
  2. veriloghdl数字设计与综合夏宇闻翻译(dgfsdghfhsgdfhgfddfghdfh)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:4.63mb
    • 提供者:petpat
  1. 信号分析与处理——MATLAB语.part1

    1下载:
  2. ① Verilog的抽象级别 ② Verilog的模块化设计 ③ 如何给端口选择正确的数据类型 ④ Verilog语言中latch的产生 ⑤ 组合逻辑反馈环 ⑥ 阻塞赋值与非阻塞赋值的不同 ⑦ FPGA的灵魂状态机 ⑧ 代码风格的重要性((1) the abstract level of Verilog The modular design of Verilog How to select the correct data type for the
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:1.39mb
    • 提供者:mmelody
  1. cpu2

    1下载:
  2. 这是在vivado平台上编写的多功能流水线cpu的实现,是我们课程实验的大作业(This is the implementation of the multi-functional pipelined CPU written on the vivado platform. It's a big job for our course experiment.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:15.33mb
    • 提供者:剑姬2
  1. project_zyg

    1下载:
  2. 利用HC——SR04的超声波模块与EGO1板子外加一个EMAX电机形成一个测距报警器 上传文件为vivado程序(Using the HC - SR04 ultrasonic module and the EGO1 board plus a EMAX motor to form a range finder to upload the file as the vivado program)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:1.92mb
    • 提供者:nbnm
  1. AD常用库

    1下载:
  2. altium designer 常用库大全,包含3D库(the most popular lib about altium designer which includes the 3d lib, pcb lib and sch lib)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:30.71mb
    • 提供者:超级歪
  1. spi_master

    1下载:
  2. SPI通信:串行flash的读写擦除命令通过SPI接口进行通信。? CPU芯片与FPGA通过SPI接口进行通信。? 其他功能集成电路芯片参数寄存器配置。例如DAC芯片内部有很多寄存器(因为芯片有很多功能,要通过设置寄存器不同的开关来打开或关闭相应的功能,一上电去初始化寄存器)需要我们去配置。FPGA一上电也是通过配置芯片里边来读取数据,然后配置FPGA内部的SRAM。FPGA是读取FLASH里边的串行数据,读取完校验完才配置到我们的FPGA的SRAM中去。速度比串口快,而且是同步传输。(Th
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-11
    • 文件大小:3.23mb
    • 提供者:小云子
  1. Ethernet_usd_send_quartus

    1下载:
  2. Ethernet_UDP_send_quartus
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-18
    • 文件大小:125kb
    • 提供者:孤烟
  1. xapp879

    1下载:
  2. pll 动态从配置锁相环时钟输出,为官网demo(pll reconfig xilinx vivado)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-18
    • 文件大小:17kb
    • 提供者:没法注册
« 1 2 ... .16 .17 .18 .19 .20 4221.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com