资源列表
SPI-Master-Core-DAC-ADC-spartan
- SPI Master Core for spartan (ADC, DAC) vhdl code
SineWAve
- xilinx system generator DAC simulink system code for black box
mux16
- 基于FPGA的verilog编写的乘法器-FPGA-based multiplier verilog prepared
FPGA_DDS
- FPGA控制AD9854产生FSK信号，硬件为ALTERA FPGA，单频点，亲测，Ok-fpga control the AD9854,generate FSK signal,ok
inv_matrix
- 矩阵求逆模块硬件实现,用verilog语言，基于ISE开发环境-implement of inverse matrix
24
- 基于6M晶振FPGA的篮球24秒计时器verilog HDL代码，附testbench-Verilog HDL code for FPGA-based 6M crystal basketball 24 seconds timer, with testbench
ins_Decoder
- 采用VHDL语言编写的矩阵变换器四步换流程序-matrix converter
can_latest.tar
- 基于Verilog的CAN控制器的IP核，可以参考-The CAN controller IP core based on Verilog
referee-partner
- 一种能够将多种球类（足球，篮球，网球）的计时、计分和重要数据记录等功能综合在一起的VHDL程序。-referee partner.
SPI-NOR-Flash-controller-Verilog
- SPI NOR Flash控制器Verilog源代码-SPI NOR Flash controller Verilog
arb
- verilog round robin arbiter
RS(204-188)decoder
- rs_decoder.v（顶层文件）, SyndromeCalc.v（计算伴随式）, BM_KES.v（BM求解关键方程）, Forney.v（Forney算法求误差样值）, CheinSearch.v（搜索错误位置）,ff_mul.v（有限域乘法）。 ROM及初始化文件： rom_inv.v（求逆运算）, rom_power.v（求幂运算）； rom_inv.mif（ROM初始化文件）, rom_power.mif（ROM初始化文件）。 仿真波形：