CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 38 39 40 41 42 4344 45 46 47 48 ... 4322 »
  1. EMIF

    2下载:
  2. EMIF接口调试代码,使用的是Verilog语言,FPGA与DSP通信,测试成功-EMIF interface debugging code that USES the Verilog language, FPGA and DSP communication, testing success
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:133917
    • 提供者:lilu
  1. 4.2

    2下载:
  2. 曼切斯特编码,解码Verilog源代码 nrz,1553协议通信采用的编解码方式-Manchester encoding, decoding, Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:99500
    • 提供者:FUDAGUO
  1. rgmiitest

    2下载:
  2. rgmii接口实现ip,源码里面包括了rgmii接口,还有完整的测试程序-rgmii interface relization code,including rgmii ip and the test function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1710732
    • 提供者:russellwong
  1. VGA1

    2下载:
  2. 这是我自己的一个流水灯的设计编程 在ise10.1环境下做的Verilog编程 用Spartan3E basys2开发板可以实现八个led灯的循环 有一个复位rst 设计关键是分频器的设计 这里运用的是d触发器实现50MHz的50M分频-This is my own design of a light water program in ise10.1 do Verilog programming environment with Spartan3E basys2 development bo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-03
    • 文件大小:380928
    • 提供者:赵龙
  1. Frame-synchronization

    2下载:
  2. 帧同步状态机主要是为了克服通信中可能出现的各种意外情况,包括信号丢失、信道误码等造成的通信中断,尽量维护正常的通信的进行。当系统启动后,同步状态机处于失步态,并且不断搜索输入信号中的有效同步模式(“10011011”),一旦当其找到一个有效的同步模式后,进入预同步态;在预同步态还不能完全确定当前找到的帧开始位置(由同步模式确定的位置)是正确的,还需要继续检查2个相隔一个帧长(256个时钟)后的位置是否仍然存在有效的同步模式,如果存在那么同步状态机将进入同步态,否则将返回失步态继续搜索下一个有效的
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4098
    • 提供者:刘旭
  1. W25Q16_verilog_ise

    2下载:
  2. 一个基于w25q16的四通道flash读写操作控制器,spi传输。verilog语言编写,在ise的chipscop上验证可行,仅作学习参考-this is refrence about flash w25q16 controller ,writed by verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:14608
    • 提供者:havi
  1. AD9280

    2下载:
  2. 这是一个利用FPGA对模拟电压采集显示的例子,已经下板验证,效果很好!-This is an example about analog voltage sampling by FPGA, It is tested in the hongxin FPGA development board, The results are good!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-25
    • 文件大小:531456
    • 提供者:xiao qiang
  1. modulation-and-demodulation

    2下载:
  2. 调制与解调系统的FPGA设计实现,包括2-ASK调制和解调,2-FSK调制和解调,2-PSK调制和解调,QPSK调制和解调,PPM调制和解调的verilog源代码。-FPGA design implementation of modulation and demodulation system, including 2-ASK modulation and demodulation, 2-FSK modulation and demodulation, 2-PSK modulation and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5398
    • 提供者:xuweiwei
  1. counter

    2下载:
  2. 一个100MHZ的时钟信号经过分频器得到1HZ信号,然后输入到三位计数器中,计数器的输出在相应的FPGA上的LED灯上展示。该程序主要包含四部分:测试文件、顶层文件、分屏器模块和计数器模块。-100MHZ clock signal through a divider to get 1HZ signal, and then input to the three counters, the output of the counter displayed on the corresponding LE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1165
    • 提供者:asong
  1. DAC1220

    2下载:
  2. 高精度直流信号源,DAC1220,20位分辨率,双极性输出-High-precision DC source, DAC1220,20 bit resolution, bipolar output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-01
    • 文件大小:328704
    • 提供者:慕容麒脩
  1. OV7670_VGA

    2下载:
  2. 采用OV7670摄像头采样视频数据通过FPGA DE2开发板用VGA显示在显示屏上。-Using OV7670 camera video data sampled by FPGA DE2 development board with a VGA display on the screen.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:946241
    • 提供者:jack chen
  1. ADS1278

    2下载:
  2. 这个程序实现AD采样芯片1278与FPGA的通信,按照datasheet上的时序编写。-This program implements 1278 AD sampling chip and FPGA communication, written in accordance with the timing on the datasheet.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-04
    • 文件大小:1115136
    • 提供者:常跃跃
« 1 2 ... 38 39 40 41 42 4344 45 46 47 48 ... 4322 »
搜珍网 www.dssz.com