CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 73 74 75 76 77 7879 80 81 82 83 ... 4322 »
  1. 8255new

    2下载:
  2. vhdl实现8255,可重用,ALATEK公司提供验证,用说明文档-achieve VHDL 8255, reusable, ALATEK companies to provide certification, with documentation
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:34399
    • 提供者:昭君
  1. VHDL语言100例详解

    2下载:
  2. VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例,不仅进行基础的门电路设计,而且还有较为复杂的数字系统设计。这些实例可以直接被调用。-VHDL Elaborates on 100 cases. Detailed account of VHDL for digital circuits and digital systems design knowledge. With 100 examples, not only for infrastructu
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6634118
    • 提供者:穆群生
  1. 用Verilog HDL实现I2C总线功能

    2下载:
  2. 用Verilog HDL实现I2C总线功能,对I2C总线有很大帮助-with Verilog HDL I2C bus function of I2C bus is very helpful
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:121607
    • 提供者:胡路听
  1. Verilog HDL设计练习进阶

    2下载:
  2. 初学verilog HDL时 找的好资料 大家共享-Beginners should try to find a good share information
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:681405
    • 提供者:chencsw
  1. booth_mul

    2下载:
  2. 一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分积的符号扩展,采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元,整个设计用VHDL语言实现。-a 16 to be completed with symbols / unsigned multiplication of the number of binary multipliers. The multiplier used to impr
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:19758
    • 提供者:李鹏
  1. CAN总线verilog控制器-MCP2515

    1下载:
  2. MCP2515的FPGA驱动代码,收发均可,测试通过
  3. 所属分类:VHDL编程

  1. 串口接收程序

    1下载:
  2. 异步串口接收程序,主要功能是将异步串口转换成8位并口数据,数据格式为8位数据、1个停止位、1个停止位、无校验位,可以自行设置波特率。
  3. 所属分类:VHDL编程

  1. bch

    1下载:
  2. bch codec verilog,可以作为初学者参考
  3. 所属分类:VHDL编程

  1. 地铁站售货机源代码

    1下载:
  2. 基本售货机源代码,实现了选择货物,投币检测,找零等基础的功能,里面有详细的注释说明。
  3. 所属分类:VHDL编程

  1. 1588接收解析代码

    1下载:
  2. 基于verilog的1588 V2协议解析的代码
  3. 所属分类:VHDL编程

  1. 基于FPGA的频率计设计源码

    1下载:
  2. 频率计设计,FPGA实现纯逻辑等精度频率计设计,功能调试通过。亲测好用。
  3. 所属分类:VHDL编程

    • 发布日期:2023-12-30
    • 文件大小:49628440
    • 提供者:阿Q不再画圆
  1. MAX Pool Code

    1下载:
  2. This is the verilog code for max pooling method.
  3. 所属分类:VHDL编程

    • 发布日期:2024-01-17
    • 文件大小:1496
    • 提供者:2301*****
« 1 2 ... 73 74 75 76 77 7879 80 81 82 83 ... 4322 »
搜珍网 www.dssz.com