资源列表
课设光立方代码
- 基于CPLD，用VHDL语言编程，实现了一个8*8*8的光立方控制(Based on CPLD and programming with VHDL language, an 8 * 8 * 8 optical cube control is realized)
dma_ip_drivers-master
- 主要包含Xilinx FPGA DMA各类驱动(Xilinx FPGA DMA Driver)
黑金 AX545516开发板 Verilog 教程
- xilinx SPARTAN 开发板资料、及详细例程讲解(xilinx demo board designed example)
UART串口工程
- UART串口工程，RS232串口，实测可以使用，可以用来学习学习
led_8_run
- led_8_run，LED跑马灯，实验程序，实测可用，可以学习
new
- 通过spi实现加速度计adxl357读取xyz三轴方向的加速度值(Accelerometers adxl357 read the acceleration value of XYZ three-axis direction through SPI)
ac620_calculator_key_board
- 基于Verilog编写的计算器，使用矩阵键盘输入数据，使用数码管显示运算过程和结果，基于小梅哥AC620开发板验证通过(The calculator based on Verilog uses matrix keyboard to input data and digital tube to display the operation process and results. The development board based on little mac620 passed the veri
DDR2_SDRAM操作时序
- DDR2_SDRAM操作时序，介绍的很详细，不错(DDR2? SDRAM operation sequence, very detailed introduction, very good)
verilog实例 [43项]
- 一些采用verilog描述的数字功能模块，有常见的同步异步FIFO，RAM等模块，适合新手学习(Some digital function modules described by Verilog, such as synchronous asynchronous FIFO and ram, are suitable for novice learning)
TMP75读写
- TMP75的读写代码，包括时钟控制、读数据和配置。
现有16位寄存器。初始值为0
- 现有16位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位，并且将输入的数据data_in作为寄存器的最低位，寄存器原来的最高位将被丢弃。要求每个周期实时输出该16位寄存器对7求余的余数data_out[20]。(Existing 16 bit register. The initial value is 0. The value of each clock cycle register will shift 1 bit to the left, and the input data wil
FSM状态机verilog代码
- 能实现状态转换、移位功能的状态机，使用verilog代码编写，能通过modelsim编程实现。