资源列表
VHDL语言的UART串行接口芯片程序
- VHDL语言的UART串行接口芯片程序
CPLD读取ADS7886
- CPLD读取Ti串行ADC芯片ADSL7886的Verilog代码
基于CORDIC算法的三角函数FPGA实现
- 此源代码是基于CORDIC算法的三角函数实现，验证过没有问题
基于FPGA的数字频率计
- 基于FPGA的数字频率计
verilog fft_64_12
- radix-4,利用cordic算法实现复乘单元
DDR（双速率）SDRAM控制器参考设计verilog代码
- DDR SDRAM reference design documentation
并口的CPLD烧录线，通过跳线支持三大厂家的CPLD/FPGA(Altera,Xilinx,Lattice)
- 并口的CPLD烧录线，通过跳线支持三大厂家(Altera,Xilinx,Lattice)的CPLD/FPGA烧录,附有电路图与Verilog HDL文档.使用的芯片为XC9572XL-VQ64
同步FIFO设计
- 用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。
8255
- 8255 verilog 8255 verilog
vhdl 俄罗斯方块
- vhdl 编辑的经典俄罗斯方块
ad9777的测试程序，对SPI进行初始化，运用ISE环境，成功地进行综合和实现.rar
- ad9777的测试程序，对SPI进行初始化，运用ISE环境，成功地进行综合和实现
用FPGA实现DDS信号发生及用MODELSIM仿真
- 该工程是用verilog编写，FPGA内部产生ROM及ADD加法器。ROM中存正弦波信号。文件夹中还包含modelsim仿真。