CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 78 79 80 81 82 8384 85 86 87 88 ... 4322 »
  1. vga_vhdl

    0下载:
  2. 基于VHDL语言编写VGA时序发生模块,很精简-Based on VHDL language VGA timing generation module, very concise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:646
    • 提供者:王程序
  1. keyboard

    0下载:
  2. vhdl简单的键盘程序,可以通过它来初步的了解vhdl键盘程序的相关编写,具体功能是按键并显示相关的代码-vhdl simple keyboard program written in it to a preliminary understanding of vhdl keyboard program, the specific function keys and display the code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:646
    • 提供者:
  1. pwm

    0下载:
  2. 可以利用这个程序 fpga 产生 pwm 波形-Fpga generate pwm waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:646
    • 提供者:姚鹏
  1. vhdl

    0下载:
  2. 用状态机检测1001序列的vhdl代码 1001 sequence detection using the state machine vhdl code-1001 sequence detection using the state machine vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:647
    • 提供者:于丁
  1. miaobiao

    0下载:
  2. 是电子手表的程序,基本上和市面上的电子表显示方式一样,XX:XX的格式-Procedures for electronic watches, and the market is basically the same manner as the electronic table shows, XX: XX format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:647
    • 提供者:小魏
  1. clock_divider

    0下载:
  2. This code contains the simple program that can be used for the clock divider to set any desireable clock from the master clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:647
    • 提供者:Shahzad
  1. LEDDecoding

    0下载:
  2. 一种简单的LED译码程序,为初学者提供现成的LED编写程序。-a kind of LED program 。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:647
    • 提供者:杨金磊
  1. Downloads

    0下载:
  2. clock divider in verilog for FPGA use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:647
    • 提供者:harini
  1. dds_vhdl

    0下载:
  2. DDS程序 程序包含端口说明 模块设定 以及随机存储器的设计-DDS Program Program Descr iption module containing the port settings and random access memory design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:647
    • 提供者:打算法
  1. cpld

    0下载:
  2. 通过单片来控制CPLD,从而达到 扩增引脚功能-Through the single chip to control CPLD, so as to achieve the amplification pins function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:647
    • 提供者:林晓麒
  1. pit8253

    0下载:
  2. this is a code of 8253 programme interval timer in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:647
    • 提供者:dev
  1. divider

    0下载:
  2. 分频器,可以实现简单的分频功能,适合初学VHDL语言的初学者-divider , it can realize simple divier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:647
    • 提供者:qinjuchao
« 1 2 ... 78 79 80 81 82 8384 85 86 87 88 ... 4322 »
搜珍网 www.dssz.com