CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 167.68 .69 .70 .71 .72 ... 4323 »
  1. FSK_MODULATION_DEMODULATION_CODE

    0下载:
  2. FSK调制与解调VHDL程序_好用_测试正确-FSK modulation and demodulation of VHDL program _ with _ test correctly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:786byte
    • 提供者:于工
  1. sin

    0下载:
  2. 用VHDL编写的实现EDA实验中显示sin波形代码。简单易懂,应该对大家都有帮助-VHDL prepared with the realization of the experiment showed that EDA code sin waveform. Easy-to-read, should help to everyone
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:787byte
    • 提供者:林怡
  1. dualportram_asch

    0下载:
  2. This an asychronous dual port ram-This is an asychronous dual port ram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:787byte
    • 提供者:iman
  1. shizhong

    0下载:
  2. verilog 简单时钟程序!能实现基本的时分秒走时,实验板上调时通过!-verilog clock!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:787byte
    • 提供者:tao
  1. led_flow

    0下载:
  2. verilog 控制灯的闪烁,运用状态机写的-this code is about the Flicker of light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:787byte
    • 提供者:
  1. al422b

    0下载:
  2. AL422B,FPGA写的控制时序。XIWANGDUIDAJIAYOUYONG-AL422B,timing of AL422b.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:787byte
    • 提供者:100
  1. BKM

    0下载:
  2. 设计一个11位巴克码序列峰值检测器,巴克码序列为11’b 11100010010。要求 能够检测巴克码序列峰值; 在存在1bits错误情况下,能够检测巴克码序列峰值。 写出测试仿真程序-Design of a 11 Barker code sequence peak detector, Barker code sequence 11 b 11100010010. Claim Barker code sequence can be detected peak 1bits in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:787byte
    • 提供者:林九一
  1. MPSK_MODULATION_DEMODULATION_CODE

    0下载:
  2. MPSK调制与解调VHDL程序_好用_测试正确-MPSK modulation and demodulation of VHDL program _ with _ test correctly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:787byte
    • 提供者:于工
  1. vaa

    0下载:
  2.   (1)设计一个4位十进制的频率计其测量范围1Hz~9.999KHz;6 N3 G8 k( U- @ n* A   (2)记数过程结束后,保存并显示结果;-(1) to design a metric four of its frequency range 1Hz ~ 9.999KHz 6 N3 G8 k (U-@ ' n* A (2) After the counting process, preserve and display the results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:788byte
    • 提供者:lijinling
  1. Traffic_Light_Controller

    0下载:
  2. VHDL Code for traffic Light Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:788byte
    • 提供者:arvind
  1. ss

    0下载:
  2. 交通灯控制VHDL源代码,简洁明了,非常不错。-VHDL source code of traffic light control, concise, very good.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:788byte
    • 提供者:余力
  1. ts_rate

    0下载:
  2. ISO13818-1 TS包头查找同步算法,同时按照TR101290规范检测同步的各种错误-ISO13818-1 TS header to find synchronization algorithm, while simultaneously detected by TR101290 various error norms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:788byte
    • 提供者:gc.wu
« 1 2 ... .62 .63 .64 .65 .66 167.68 .69 .70 .71 .72 ... 4323 »
搜珍网 www.dssz.com