CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .92 .93 .94 .95 .96 197.98 .99 .00 .01 .02 ... 4323 »
  1. chengxu

    0下载:
  2. 加法器 比较器verilog hdl 等简单小程序 新手学习中 见谅-Adder comparator verilog hdl Adder comparator verilog hdl a small way as simple novice learning apologize
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:835byte
    • 提供者:张俊
  1. SEND422

    0下载:
  2. 这是用VHDL编写的代码,是RS422在UART协议层上实现数据发送的过程,很有用的啊!-It is written in VHDL code, is RS422 UART protocol layer in the data transmission process, useful, ah!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:835byte
    • 提供者:xingzhanpeng
  1. Encoder1

    0下载:
  2. encode of aes arith" it describer how to encode streams and something.. if you want to acknowlegde about-encode of aes arith" it describer how to encode streams and something.. if you want to acknowlegde about
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:835byte
    • 提供者:le
  1. cmi

    0下载:
  2. 用systemview搭建的cmi编码系统-Cmi built with systemview coding system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:835byte
    • 提供者:我在
  1. AD

    0下载:
  2. 控制AD7934的信号verilog,控制AD7934的信号verilog-control the ad7934
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:835byte
    • 提供者:倪日文
  1. send_test

    0下载:
  2. 输入时钟,可以得到周期性的有效信号以及同步信号,同时可以随时钟输出8个字节的数据-Input clock, can be an effective signal, as well as periodic synchronization signal, at the same time can be 8-byte clock output data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:836byte
    • 提供者:stone
  1. trafficled1

    0下载:
  2. 交通灯控制系统实现控制主干道和支干道的分时通行,有效地解决了十字路口的拥堵,提高了交通运行的效率。-Traffic control system to control the main points and a road traffic, which can effectively solve the intersection congestion, improve the efficiency of the traffic.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:836byte
    • 提供者:王天易
  1. ppm

    0下载:
  2. ppm调制的verilog代码 可实现ppm调制-ppm modulation verilog code ppm modulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:836byte
    • 提供者:yanfeng
  1. anti_tr2

    0下载:
  2. 防抖电路设计,采用计数器内部及时,科以有效防止按键抖动带来的错误操作-camera circuit design, the internal counter using timely, and in the keys to effectively prevent the wrong jitter operation
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:837byte
    • 提供者:高晖
  1. i2c

    0下载:
  2. I2C控制配置 WM8731芯片 FPGA-I2C control configuration
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:837byte
    • 提供者:zhouruibin
  1. key_up_down

    0下载:
  2. 用于控制上调与下调 同时进行分频 依次按照顺序点亮发光二极管-Used to control upward and downward at the same time in accordance with the order of frequency followed by light emitting diodes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:837byte
    • 提供者:zhenqi
  1. biao

    0下载:
  2. 用VHDL 描述的 “秒表"程序设计-Described using VHDL programming stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:837byte
    • 提供者:chong
« 1 2 ... .92 .93 .94 .95 .96 197.98 .99 .00 .01 .02 ... 4323 »
搜珍网 www.dssz.com