CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .87 .88 .89 .90 .91 192.93 .94 .95 .96 .97 ... 4323 »
  1. Bin16_BCD5

    0下载:
  2. it is a binary16 to BCD converter .it will work on spartan 3 xilini devices.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:827byte
    • 提供者:ali
  1. statemachine

    0下载:
  2. 一个用vhdl语言写的交通灯控制的例子,可以很好的学习vhdl语言中状态机的使用。-Written in a language with vhdl traffic light control case study can be a good vhdl state machine language to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:827byte
    • 提供者:tofly
  1. key1

    0下载:
  2. 矩阵键盘实验1:向用户介绍矩阵键盘扫描实现的方法,没有考虑去抖和判断键弹起的问题;把相应的键值显示在数码管上-Matrix Keyboard Lab 1: Introduction to the user to achieve the keyboard scan matrix approach, not considered to shake and bounce to determine key issues the corresponding keys on the display in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:827byte
    • 提供者:riversky
  1. jiaotongdeng

    0下载:
  2. 交通灯,红黄绿黄依次亮,黄灯亮的时间相对较短,红绿灯亮的时间一样-Traffic lights, red yellow and green turn yellow light, yellow light of the relatively short time, the same time, bright lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:827byte
    • 提供者:苦苦
  1. shift_1d_16

    0下载:
  2. truncation using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:827byte
    • 提供者:sriramgopal
  1. 1

    0下载:
  2. 信号发生器VHDL实现,实现一种信号的产生-Signal generator VHDL implementation to achieve produce a signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:827byte
    • 提供者:mike
  1. uart_rx

    0下载:
  2. UART 接收模块,UART底层模块,实现各种波特率的uart接收-UART receive module,complete all Baud rate transfer receive。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:827byte
    • 提供者:
  1. dds

    0下载:
  2. 基于FPGA的直接数字频率合成器(DDS)的设计-FPGA-based direct digital frequency synthesizer (DDS) design of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:828byte
    • 提供者:sunshine
  1. traffic1

    0下载:
  2. 只有代码/* 信号定义与说明: CLK: 为同步时钟; EN: 使能信号,为1 的话,则控制器开始工作; LAMPA: 控制A 方向四盏灯的亮灭;其中,LAMPA0~LAMPA3,分别控制A 方向的 左拐灯、绿灯、黄灯和红灯; LAMPB: 控制B 方向四盏灯的亮灭;其中,LAMPB0 ~ LAMPB3,分别控制B 方向的 左拐灯、绿灯、黄灯和红灯; ACOUNT: 用于A 方向灯的时间显示,8 位,可驱动两个数码管; BCOUNT: 用于B 方向灯的时间显示,8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:828byte
    • 提供者:syh
  1. prob1

    0下载:
  2. UART program for fun-UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:829byte
    • 提供者:gao
  1. PCK_CRC16_D1

    0下载:
  2. CRC源代码,VHDL文件,可供参考,16位的-CRC source code, VHDL files, for reference, 16-bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:829byte
    • 提供者:ly
  1. paobiao

    0下载:
  2. verilog代码,跑表计数器程序, 希望能帮到感兴趣的人~-verilog code run led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:829byte
    • 提供者:tulip
« 1 2 ... .87 .88 .89 .90 .91 192.93 .94 .95 .96 .97 ... 4323 »
搜珍网 www.dssz.com