CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 4315.16 .17 .18 .19 .20 ... 4323 »
  1. Count_Decount

    0下载:
  2. c est un compteur et decompteur en vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:523byte
    • 提供者:saif
  1. key

    0下载:
  2. 键盘扫描程序,keil C环境下运行,经过验证-Keyboard scanner, keil C environment to run, proven
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:523byte
    • 提供者:niuniu
  1. YMQ

    0下载:
  2. 7段译码器、实现数码管从0到F的显示的VHDL程序-7 segment decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:523byte
    • 提供者:小刘
  1. keyhit

    0下载:
  2. 实现键盘的防抖动功能,解决按下一次键后,变量连续跳好几个值。-this programme can solve the keyboard s twitter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:523byte
    • 提供者:chenwei
  1. bpsk1

    0下载:
  2. 上传的包括BPSK,AGC,LCD1602和12846的显示代码和一个自己写的1602内核,代码全部得到验证,都可以使用!-Uploaded including BPSK, AGC, the LCD1602 and 12846 display code and a 1602 write kernel code all been verified, you can use!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:523byte
    • 提供者:王坤
  1. jiAOTONGDENG

    0下载:
  2. 本实验主要模拟位于十字路口的交通灯,十字路口的交通灯分为横向和纵向两 个方向,每个方向上面的交通灯有红灯亮,黄灯亮,绿灯亮三种状态。它们之间状 态的关系如上面的表格所示。 上面各个状态是连续循环变化的,可以由状态机来实现,每两个状态之间的间 隔要在10 秒左右(实验板上面的时钟频率是50MHz)。 交通灯的三种状态用实验板上的三个LED 灯表示,两个方向一共要使用六个 LED。 -Simulation of this experiment is located at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:522byte
    • 提供者:耳水山
  1. fenpinr

    0下载:
  2. 应用ISE的分频器,可以输出任意的偶数分频,及其简单-frequency devided base on ISE,can output any even times frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:522byte
    • 提供者:钟冰
  1. 4_Bit_CLA_4.0.vhd

    0下载:
  2. 4-Bit Carry Look Ahead adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:522byte
    • 提供者:Ahmed Alkaff
  1. ripple_carry_adder

    0下载:
  2. ripple carry adder instantiated by full adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:522byte
    • 提供者:kavya
  1. UART_tpf4

    0下载:
  2. designing a universal asynchronous receiver transmitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:522byte
    • 提供者:Mike R
  1. pso2

    0下载:
  2. i want VHDL coding for doing my project-i want VHDL coding for doing my project..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:521byte
    • 提供者:a.deivaseelan
  1. Descending-ramp

    0下载:
  2. 递减斜波是一种原理和递增斜波相似的波形,只需将递增斜波的循环加法计数换成1111 1111 1111~0000 0000 0000循环减法计数即可。-Harmonic is a descending ramp and incremental principle similar waveforms, simply incremented counts up the ramp into the cycle of ~ 1111 1111 1111 0000 0000 0000 cycle counti
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:521byte
    • 提供者:zyz
« 1 2 ... .10 .11 .12 .13 .14 4315.16 .17 .18 .19 .20 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭