CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 57 58 59 60 61 6263 64 65 66 67 ... 4323 »
  1. test_fft_ceshi

    0下载:
  2. 对FFT核的测试文件已在QUARTUS里验证可用-Test file for the FFT core has been verified in QUARTUS where available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.47mb
    • 提供者:上关蓝乡
  1. FPGA_FFT_3

    0下载:
  2. 芯片: cyclone II ep2c35f484c8 工程: 用串行DAC7513对语音信号进行采集,(也可以是0到70K的信号),然后进行FFT变换。并将变换后的数据传递给单片机,在液晶上进行显示。(单片机程序不包含在里。)-Chip: cyclone II ep2c35f484c8 projects: serial DAC7513 to the speech signal acquisition, (can also be a signal from 0 to 70K), then t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.46mb
    • 提供者:
  1. 27_sdram_ov5640_sobel_vga

    1下载:
  2. 按键控制,vga显示,数码管显示,读取sd卡(Key control, VGA display, digital tube display, read SD card)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:18.46mb
    • 提供者:走过路过
  1. VGA_display_picture

    0下载:
  2. 实 现 基 于 f p g a 的 图 像 处 理(Realization of image processing based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:18.45mb
    • 提供者:布列塔尼
  1. MulticlockCPU.tar

    0下载:
  2. verilog hdl实现多周期CPU,按照有限状态己设计,含源码、实验报告和详细vsd电路图-verilog hdl multi-cycle CPU, in accordance with the finite-state has been the design, including source code, test reports and detailed schematic vsd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.42mb
    • 提供者:czl
  1. ledcpu-YSOK-BF

    0下载:
  2. NIOSII 内核架构LED示例工程及代码-niossii led code an project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.41mb
    • 提供者:ranrer
  1. LaSaNewNB_M88E1111_TCP1000mhz

    1下载:
  2. 用FPGA,基于M88E1111芯片实现的TCP/IP协议的千兆网,将协议封装成IP核(With the FPGA, the TCP/IP protocol based on the M88E1111 chip is used to encapsulate the protocol into IP core)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:18.41mb
    • 提供者:董教授
  1. verilog_pudn

    0下载:
  2. its a document about verilog to write design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.41mb
    • 提供者:subeg
  1. ddr3_uniphy_siv_example_restored

    0下载:
  2. A system that is written in Verilog to be able to read and write data to a DDR3 RAM by Altera FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-10
    • 文件大小:18.41mb
    • 提供者:Kaan Mutlu
  1. Le_Langage_Vhdl_Cours_Et_Exercices

    0下载:
  2. Ebook, Courses and exersises for VHDL in french
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.41mb
    • 提供者:Kimi
  1. Keil-3

    0下载:
  2. soft for 8051. keil 3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.4mb
    • 提供者:dang tio
  1. uart

    0下载:
  2. USB与pc机串口通讯的程序,开发环境为quartus11.0.该源程序是仿照黑金的教程来做的。能够往串口调试助手上顺利发文件。-Pc USB and serial port communication program development environment for quartus11.0. The source is modeled black gold tutorial to do. Serial debugging assistant can go on successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.39mb
    • 提供者:周燕
« 1 2 ... 57 58 59 60 61 6263 64 65 66 67 ... 4323 »
搜珍网 www.dssz.com