CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .35 .36 .37 .38 .39 140.41 .42 .43 .44 .45 ... 4323 »

  1. mys-xc7z020-lcd-xylon

    1下载：
  2. Zturn board verilog source with LCD driver.

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：26.85mb
    • 提供者：ratfink

  1. mys-xc7z020-trd

    0下载：
  2. Zturn Board verilog source. Headless.

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：7.11mb
    • 提供者：ratfink

  1. dth

    0下载：
  2. sdsg er3wresdg test w45 24at eu y t545 4 4t 4

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：500kb
    • 提供者：moeti

  1. ref32

    1下载：
  2. An FPGA based human detection system with embedded platform

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：574kb
    • 提供者：amjadianp

  1. Zircon_Example

    0下载：
  2. 对于初学者很有用的fpga编程实例，帮助初学者少走武宁路(Very useful for beginners FPGA programming examples, to help beginners less Wuning Road)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：35.28mb
    • 提供者：南归雁

  1. Zircon_Digital

    0下载：
  2. fpga学习码源，对于初学者很有用，可以少走很多弯路的(dsfvfdgbgfsbfsbgfsbfbfg)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：25.53mb
    • 提供者：南归雁

  1. VHDL

    0下载：
  2. 产生svpwm波形，可以参考下载,以便学习交流(gennerate SVPWM wave)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：5kb
    • 提供者：thunder881

  1. modelsim入门

    0下载：
  2. Modelsim使用说明大全，命令和使用方法，工程创建和仿真，适合初学者。(Modelsim valuable user guide for engineers)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：5kb
    • 提供者：chris_lj

  1. crc_verilog_xilinx

    0下载：
  2. 包括下面文档： readme.txt : This file crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input. cr

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：10kb
    • 提供者：chris_lj

  1. dds6_ise12migration

    0下载：
  2. 以DE2为开发平台，采用Veriolg语言编程，实现了DDS信号输出，频率，步进，波形输出均可调，采用Modelsim以及FPGA内嵌逻辑分析仪验证设计的正确性，可以满足一定的工程需求。(With DE2 as the development platform and Veriolg language programming, the DDS signal output, frequency, step and waveform output can be adjusted. The corre

  3. 所属分类：VHDL/FPGA/Verilog

  1. paral

    0下载：
  2. verilog avr algorithm avr

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：7.84mb
    • 提供者：abbasdf

  1. kbd

    0下载：
  2. avr code kbd optimization source code code

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：49kb
    • 提供者：abbasdf
« 1 2 ... .35 .36 .37 .38 .39 140.41 .42 .43 .44 .45 ... 4323 »
搜珍网 www.dssz.com