资源列表
vscnfet_1_0_1
- CNFET VS-MODEL verilog-A 描述,用于Hspice仿真模型,优化MOSFET性能- stanford
canny_edge_detector_latest.tar
- Canny edge detector with a 9x9 mask
biquad_latest.tar
- IIR filter with two poles and two zeros
all-pole_filters_latest.tar
- all pole filter for dsp
adaptive_lms_equalizer_latest.tar
- adaptive lms equaliser
e1framerdeframer_latest.tar
- E1 framer logic implementaion
mac_layer_switch_latest.tar
- source code for Ethernet logic
an-102104-keybrd
- VHDL 键盘一些有用的学习资料, 真的很有价值-VHDL KEY BOARD
xst3_video
- 珍藏多年视频GAME之VHD学习资料5-VIDEO GAME VHDL
fpga_ladybug_2.1
- 珍藏多年视频GAME之VHD学习资料,超傎-VIDEO GAME STUDY
edge-detection1
- 基于FPGA开发环境,根据Sobel model算法,关于边缘检测的verilog代码。-the code of edge detection based on verilog.
ZYH
- (7,4)汉明译码、串口接收和数码管显示综合实验。在该实验中,要求能够利用计算机的串口发送汉明码字(可以是没有错误的汉明码字,也可以是有一个比特错误的汉明码字);然后利用FPGA进行串口数据接收;接收后进行(7,4)汉明译码,并将译码后的结果送给七段数码管进行显示。要求使用4个七段数码管,其中2个数码管用于显示从串口接收到的数据,另一个数码管用于显示汉明译码后的正确信息比特,最后一个数码管用于指示出错比特的位置。-(7,4) Hamming decoding, receiving the ser