资源列表
cordic_3
- 流水线结构的cordic，可以输出sin/cos
cordic_2
- 叠代结构的cordic的verilog代码
Vhdl-Parser-0.12.tar
- 這是一個VHDL的parser目前版本為0.12
jpeg_vhdl_src
- JPEG的硬體設計採用的是VHDL設計,有源碼
vhd2vl.tar
- 將VHDL設計轉換成Verilog設計的程式
v2vhdl.tar
- 將Verilog設計轉成VHDL設計的程式
Dct_verilog
- 采用verilog hdl 语言实现整形dct算法，设计合理，算法简单，是红色逻辑开发板试验程序，值得一看。
altera_ram
- 本程序对如何使用altera系列芯片片上ram进行实例演示，采用Verilog HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。
shoupiao
- 地铁售票系统，基于vhdl 有多种功能
sin
- sin產生器，可以於VHDL產生sin之數值波形，進而輸出至dac做轉換
sjb
- FPGA或CPLD与DAC（DAC0832），这个源代码是产生一个三角波，还带有仿真，精度是8位。
ram_test
- 实现cpld 外挂存储器,并实时测试内存的好坏.可嵌入到系统中