资源列表
DCT_1D
- 一维DCT变换的verilog源码，可用于JPEG算法优化的参考。程序中用到的算法称为“扭卷积”，可参考相关IEEE paper
modelsim
- 数字IC设计人员刚起步时几乎都是从modelsim开始的，它的重要性不言而喻
vcvhdl
- 两路电机CPLD控制,串口通信，兼遥控PIN信号输入，强制停止。
SmartSOPC_standard_1c12
- 华清远见 高级的培训 实验代码
SmartSOPC_standard_1c6
- 这个是华清远见 高级班 培训的 实验 代码
SRAM
- 这个是华清远见 高级班 培训的 实验 代码
OnChipRam
- 这个是华清远见 高级班 培训的 实验 代码
DctInH264
- 这个是华清远见 高级班 培训的 实验 代码(vhdl)
TestUSB
- fpga之ep1 c6的usb实验源码,经实验验证好好用,大家可以试试看哦
OFDMRxSynchronization
- 使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
djpeg.tar
- jpeg格式到bmp格式的硬件实现，verilog开发，fpga 实现。
adder.tar
- veriog实现的128位高速加法器，fpga实现