资源列表
ocidec3
- IDE的Verilog设计,已经经过验证。
Examples_of_VHDL_Descriptions
- 详细的VHDL实用程序集合,大量的例程及讲解,实用参考设计
div3
- VHDL实现50%占空比。并且是奇数分频。
vhdlexample
- 详细功能:曾经学习VHDL时公司老工程师给的的经典实例,互相学习。
AD9851
- 用VHDL语言编写的DDS正弦函数发生器
ADC0809
- VerlogHDL 代码,对AD0809读取的数据显示译码,采取查找表的方式
uart_verilog
- 简化的串口通信,去掉了奇偶校验位,波特率为9600,测试通过,fpga型号为xinlinx vp20
smj_etester
- 脉宽测试仪FPGA芯片的VHDL核心程序
fifo
- 使用Verilog语言编写,把FPGA配置成一个fifo
oneperiod
- 将正弦波分割,数字化处理,即dds技术,为verilog做准备
SystemOfTaxiFeeBasedOnVerilogHDL
- 摘 要:以上海地区的出租车计费器为例,利用Verilog HDL语言设计了出租车计费器,使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优 化,下载到EPF1OK10TC144—3芯片中,可应用于实际的出租车收费系统。 关键词:Verilog HDL;电子自动化设计;硬件描述语言;MAX+PLUSⅡ
Electronwatch
- This a vhdl programme for realise an electron watch by max-plus II. The function includes time showing and time setting. It may be extended to other functions like alarming clock and so forth.