资源列表
ref-sdr-sdram-verilog
- sdram的控制器 verilog源码
i211_001
- Dallas 1-Wire ip 非常有用,不占用CPU的时间.
test02
- 用quartusII编写的，基于vhdl语言的按键加法器，从0到11，也可通过拨码开关控制，从11到0，加入了键盘防手抖。
box
- 用vhdl语言编写的基于fpga的波形发生器，使用了quartusII程序。可以在1602液晶显示器上显示目前的波形种类。产生的波形分别是正弦波，三角波，锯齿波和方波。
clock
- 用VHDL语言编写的一个闹钟程序，可以整点报时，设置时间，设置闹钟。
DISPLAY
- 用 vhdl 语言编写的1602的小程序
xapp485
- XAPP485 - 以高达 666 Mbps 的速率在 Spartan-3E FPGA 中实现 1：7 的解串行化
xapp514
- 广播用音频视频连接功能解决方案,有SDI,HDI
yinpin
- vhdl音频程序 vhdl音频程序
cpld(huaqi)
- 上海外滩看到的最大的LED显示屏的内核源代码，主要是完成视频信号的远距离传输的编解码与接口转换
Ymeasure
- 基于FPGA的相位测量原理图，通过对正弦信号过零比较进入FPGA，测量相位差。可用于测量导纳等应用中。
DDS-2
- 用FPGA实现DDS的原理图，结构清晰，采用总线方式与外部单片机通信