资源列表
lcd
- 用FPGA来控制2*16LCD的程序，采用VHDL语言来编写，并且我把他转换为verilog语言，有意者请联系；
S6_VGA_change
- verilog源代码，quartusII工程。程序实现VGA时序。控制VGA显示器输出图形。在quartusII中客直接运行，
FIR
- 此文件包括FIR滤波器的设计对EDA的介绍，以及用VHDL语言实现FIR滤波器的FPGA实现
CAM
- 用VHDL编写的程序，关于内容寻址寄存器。是最新的匹配技术，很具有发展前景
8stepSymmetryCoefficientFilter
- 8阶对称系数并行FIR滤波器(verilog)用作数字滤波，系数可调。根据实际截止频率决定。
ethernet__verilog
- fpga模拟以太网物理层的源代码，用verilog硬件描述语言开发。
DCT
- 用verilog语言实现DCT编解码 附有DCT的说明
pwm
- PWM Verilog HDL原码和底层C驱动，即测试程序，可直接使用
VGA_LCD_IP
- vga ipcore的verilog代码
S6_LCD_VHDL
- 采用vhdl语言编写的16x2液晶显示模块的驱动程序。在quartus中编译完成，可直接运行
suoxianghuan
- 使用XILINX的FPGA进行简单的倍频
PS2
- 使用XLINX的FPGA实现P/S2的键盘接口