资源列表
crc_verilog_xilinx
- crc校验，非常好用，是从Xilinx的IP演化来的
pulse
- 利用分频可以产生一系列脉冲，根据输入脉冲的不同决定你得到的一系列脉冲频率
PS2-IP-CORE-VHDL
- 一个PS2 IP CORE(VHDL) for FPGA
VHDL-vga_core(vhdl)
- VHDL-vga_core(vhdl).rar FPGA上实现 VGA的IP（VHDL）
usb_xilinx_vhdl
- usb源码_xilinx_vhdl 这是Xilinx FPGA上的usb源码（VHDL)
PA3_StarterKit_FPGA_DF
- ACTEL A3P StartKit FPGA开发全套文挡（含测试源码）
FusionStarterKit_Board_DesignFiles
- 这是ACTEL的FPGA完整开发文挡 含测试源码！（不可分割）
Audio_DAC_FIFO
- altera的ip核，在sopcbuilder中添加后，在niosII IDE中可以用一条语句实现，音频解码的输出。
six_smg2
- 六个数码码动态扫描接口程序，用VERILOG语言编写的
key
- 一个4*4矩阵键盘的VERILOG接口程序设计（FPGA）
verilog_usbblaster
- 用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机
vhdl0716
- ISE7.1，采用VIRTEX-II芯片。实现adc数据采样，平均，通道选择，采样时钟选择，数据格式调整，内含fifo,uart等模块。