资源列表
DEMO_62
- 16位CUPIP核,完全运行的好的东西,可以直接拿来用的!
A-to-D-VerilogHDL
- 在硬體上將十進制轉二進制，不需要使用加法器的運\算方式，大大減少運\算的時間。
16Point-radix4-FFT
- 本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間, 和電力消費被介入在使用常規加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運\輸的實施一起為連續輸入資料減少資料記憶要求。
38decoder
- 使用Verilog硬件描述语言编程的38译码器，包含测试描述
VHDL_to_UART
- 用VHDL编写的串口通讯程序，包括几个不同的程序例子，也可以用verilog进行改写。
dds
- 用FPGA实现DDS,可变频,幅值由硬件完成
shijizhi
- 十进制加法计数器.VHDL程序,可在Quratus 2中运行
H263
- this come from alter ,you can look and find it on line about h263.
JPEGcodec
- this come from alter ,you can look and find it on line about jtag.
USB_2-0_Host_IP_Core
- this come from alter ,you can look and find it on line about USB
Quad_ip
- this come from alter ,you can look and find it on line.
PWM
- done pwm control using vhdl ,you can look at it.