CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .82 .83 .84 .85 .86 4187.88 .89 .90 .91 .92 ... 4323 »

  1. CY7c68013_FPGA_Read_Sram

    1下载：
  2. FPGA读SRAM中的数再传给CY7C68013

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：263.32kb
    • 提供者：简

  1. cy7c68013fpga

    1下载：
  2. BulkIn是FPGA向CY7C68013发送数据 BulkOut是FPGA从CY7C68013接收数据,可以用LED显示

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：259.23kb
    • 提供者：简

  1. mutiple

    2下载：
  2. 对PCM编码的多路复用与解复用程序，VerilogHDL源程序

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：158.18kb
    • 提供者：LSIYA

  1. fpq

    0下载：
  2. 用verilog写的各种实用的分频器，很好的参考例子。

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-15
    • 文件大小：2.56kb
    • 提供者：风信子

  1. DEMO_62

    0下载：
  2. 16位CUPIP核,完全运行的好的东西,可以直接拿来用的!

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：2.92mb
    • 提供者：寒冰

  1. A-to-D-VerilogHDL

    0下载：
  2. 在硬體上將十進制轉二進制，不需要使用加法器的運\算方式，大大減少運\算的時間。

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1.66kb
    • 提供者：旻倫

  1. 16Point-radix4-FFT

    1下载：
  2. 本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間, 和電力消費被介入在使用常規加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運\輸的實施一起為連續輸入資料減少資料記憶要求。

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：3.7kb
    • 提供者：旻倫

  1. 38decoder

    0下载：
  2. 使用Verilog硬件描述语言编程的38译码器，包含测试描述

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：68.02kb
    • 提供者：sss

  1. VHDL_to_UART

    0下载：
  2. 用VHDL编写的串口通讯程序，包括几个不同的程序例子，也可以用verilog进行改写。

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：3.5kb
    • 提供者：汪毅

  1. dds

    0下载：
  2. 用FPGA实现DDS,可变频,幅值由硬件完成

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：659.59kb
    • 提供者：liuyu

  1. shijizhi

    0下载：
  2. 十进制加法计数器.VHDL程序,可在Quratus 2中运行

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：163.45kb
    • 提供者：晨曦

  1. H263

    0下载：
  2. this come from alter ,you can look and find it on line about h263.

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：3.51mb
    • 提供者：fff
« 1 2 ... .82 .83 .84 .85 .86 4187.88 .89 .90 .91 .92 ... 4323 »
搜珍网 www.dssz.com