资源列表
ddr_ctrl
- verilog hdl coding DDR sdram control for fpga
2C35F672_FFT
- 在Altera芯片2C35F672平台上的FFT程序,采用DSPBuilder5.0,生成Verilog文件。开发环境:QuartusII5.0。
bch_encoder_decoder
- bch encoder+decoder 源代码,Flash控制器,通讯都需要用到哦
3
- quartusii 三分频电路,大家帮参考一下,有什么问题
3
- quartusii 三分频电路,大家帮参考一下,有什么问题
ProjNav
- 适用于FPGA的SOPC方面的元器件添加,如COMPNENT
DUISHU
- 适用于FPGA的SOPC方面的元器件添加,如COMPNENT
FFT
- 适用于FPGA的SOPC方面的元器件添加,如COMPNENT
6850UART
- 适用于FPGA的SOPC方面的元器件添加,如COMPNENT
ROOTS
- 适用于FPGA的SOPC方面的程序开发方面,可以用于添加COMPENENT
100examples
- 一些简单的VHDL实例,主要是介绍一些基本逻辑们及一些组合、时序电路的例子,供大家参考
clock_module
- 实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下