CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 4249.50 .51 .52 .53 .54 ... 4322 »
  1. count60_dec_bcd_led

    0下载:
  2. 是我们在在实验室做的摸60计数,并用LED显示出来。-is done in the laboratory in the loss of 60 counts, and LED show.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:320974
    • 提供者:qqq
  1. my_ramlib_06

    0下载:
  2. 包括各种类型存储器的VHDL描述,如FIFO,双口RAM等 -including various types of memory VHDL descr iption, such as FIFO, Dual Port RAM, etc.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:616055
    • 提供者:ruan
  1. cordic_vhdl2

    0下载:
  2. 利用cordic实现三角函数的计算,用vhdl实现-use cordic achieve trigonometry calculations, using achieve vhdl
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3570
    • 提供者:张力
  1. cordic_vhdl1

    1下载:
  2. 利用cordic实现直角坐标与极坐标的转换,用vhdl实现-use cordic achieve very Cartesian coordinates with the conversion, with vhdl achieve
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6077
    • 提供者:张力
  1. pwmled

    0下载:
  2. 一个霹雳灯的Verilog源程序,用PWM原理实现,产生了LED灯的渐弱效果-a thunderbolt lights Verilog source files, using PWM principle realized, LED lights have a gradual effect of the weak
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:510879
    • 提供者:张伟
  1. FPGApro

    0下载:
  2. VERILOG HDL 实际工控项目源码 开发工具 altera quartus2-verilog HDL actual industrial projects source development tools altera quartus2
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1229312
    • 提供者:zc
  1. baijinzhi

    0下载:
  2. 利用扫描加记数程序实现百进制,适合VHDL的初学者使用.-increase in the use of scanning program in mind several hundred 229 and is suitable for beginners to use VHDL.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:946
    • 提供者:空气
  1. ADCINT

    0下载:
  2. 此程序基于ADC0809,它是CMOS的8位A/D转换器,片内有8路模拟开关,可控制8个模拟量中的一个进入转换器中。-Connection between ADC 0809, it was the eight CMOS A / D converters. Tablets containing eight analog switches, control eight of analog converters enter a Chinese.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1205
    • 提供者:空气
  1. shukongfenpinqi

    0下载:
  2. 数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。 -NC divider design : an adder counter, loading the initial count value, have different frequency output signal of the overflow. Counter overflow, the
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:797
    • 提供者:空气
  1. nclight

    0下载:
  2. 利用硬件描述语言VHDL设计交通灯电路,设计一个十字路口交通灯控制器,东西、南北方向有红灯、黄灯、绿灯,持续时间分别为45、5、40秒。-use VHDL design of traffic lights at the circuit, the design of traffic lights at a crossroads controller East and West, North-South direction of a red light, yellow light, green li
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:998
    • 提供者:空气
  1. serial_ppga

    0下载:
  2. 异步串口通信口在FPGA实现,功能有(1)串行数据接收的同步控制;(2) 串行数据发送的同步控制-asynchronous serial communication port of the FPGA, function (1) serial data receiver synchronization control; (2) the transmission of serial data synchronization control
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:199862
    • 提供者:孙洪亮
  1. dds_fpga

    0下载:
  2. DDS在现在运用月来越广泛,在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等方面都远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。利用DDS技术可以很方便地实现多种信号。在FPGA上实现的DDS-DDS now to the use of more extensive relative bandwidth, frequency conversion time, phase continuity, quadrature output, high-re
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:180081
    • 提供者:孙洪亮
« 1 2 ... .44 .45 .46 .47 .48 4249.50 .51 .52 .53 .54 ... 4322 »
搜珍网 www.dssz.com