CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 40 41 42 43 44 4546 47 48 49 50 ... 4322 »
  1. 各种密码算法的FPGA实现情况

    0下载:
  2. 各种密码算法的FPGA实现情况 1.AES算法FPGA实现分析 2.DES加密算法的高速FPGA实现 3.RSA加解密运算的FPGA硬件实现研究(FPGA implementation of various cryptographic algorithms)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:17910784
    • 提供者:wsf-jv
  1. fpga

    0下载:
  2. fft在fpga上的实现 1.基于FPGA的1024点FFT算法实现; 2.基于FPGA的FFT算法设计与实现; 3.基于FPGA的可变点FFT处理器的设计与实现。(Implementation of FFT on FPGA 1. the implementation of 1024 point FFT algorithm based on FPGA; 2. the design and implementation of FFT algorithm based on FPGA
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:18886656
    • 提供者:wsf-jv
  1. JY901

    0下载:
  2. ustartled控制代码,供测试使用,p10单元可用(usart Ustartled control code for test use, P10 unit available)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:4096
    • 提供者:田联合
  1. FPGA_红外遥控系统设计

    0下载:
  2. 上电后我们的设计会发一次我们给定的数据码,然后在接受模块会接受到其发送的数据并在数码管上显示出来,之后我们可以用我们我的遥控键盘来发送数据,接收模块接收显示出来.(After power up, our design will send a given data code, then the receiving module will accept the data that it sends and display it on the digital tube. Then we can use
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:436224
    • 提供者:硅渣渣
  1. FPGA_实时时钟设计

    0下载:
  2. 通过配置DS1302芯片来实现实时时钟的监测,我们通过通过控制2个按键来选择我们要在数码管上显示的时间,按下按键1我们来显示周几,按下按键2来显示年月日,不按显示时分秒,这样显示复合我们的数字表的显示(By configuring DS1302 chip to monitor the real-time clock, we select the time that we want to display on the digital tube by controlling 2 keys. Pres
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:356352
    • 提供者:硅渣渣
  1. FPGA_USB2.0设计

    0下载:
  2. 把FX2配置成从FIFO的模式, 配置为单片机工作时钟24M,端点2输出,字节1024,端点6输入,字节1024,信号全设置为低电平有效等。我们的模块驱动时钟我们配置成内部输出时钟,也就是让FX2给我们的设计当做时钟源,输出一个最大的配置时钟48M的时钟。(The FX2 is configured from FIFO mode, configured as MCU working clock 24M, endpoint 2 output, byte 1024, endpoint 6 input
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:430080
    • 提供者:硅渣渣
  1. FPGA_flash设计

    0下载:
  2. 我们的设计是用一个FSM控制器来控制发送什么命令,flash模块判断FSM发送过来的state信号来选择应该执行什么操作,当命令写入或者读出后,会发送一个flag_done命令,这个命令让我们判断上个指令是否完成,如果完成后FAM将发送下一个命令.(Our design uses a FSM controller to control what commands are sent. The flash module judges the state signal sent by the FSM
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:249856
    • 提供者:硅渣渣
  1. 4位全加器 计数器等程序

    0下载:
  2. EDA仿真工具使用的,进行EDA开发的多个程序; 包括:4位全加器,12分频,128分频,篮球计数秒表(部分),计数器; 可以搭配EDA仿真软件使用,也可以搭配开发板使用;(EDA simulation tools used for EDA development of multiple programs; Including: 4 bit full adder, 12 frequency division, 128 frequency division, basketball cou
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:1024
    • 提供者:李云龙777
  1. 16_COMLEX ADDER

    0下载:
  2. Complex Numbers are denoted in the form a+ib where a is the real part and b is the imaginary part
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:5120
    • 提供者:liki20
  1. HDL_equation

    0下载:
  2. Verilog Program to implement the function f=x+yz and Testbench for all the possible inputs using For Loop
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:5120
    • 提供者:liki20
  1. 4bit_moore

    0下载:
  2. Moore machine is state machine whose output is a function of only the current state.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:6144
    • 提供者:liki20
  1. 4bit_mealy

    0下载:
  2. Mealy machine is a state machine whose output is determined by the current state and the current inputs.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:6144
    • 提供者:liki20
« 1 2 ... 40 41 42 43 44 4546 47 48 49 50 ... 4322 »
搜珍网 www.dssz.com