CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 45 46 47 48 49 5051 52 53 54 55 ... 4322 »
  1. SPI

    0下载:
  2. 用Verilog语言实现FPGA串口通信(Using Verilog language to realize FPGA serial communication)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:15360
    • 提供者:柠檬琉璃夏
  1. FPGA教程

    0下载:
  2. fpga 编程技巧,非常不错,对FPGA开发非常有帮助。(FPGA programming skills, very good)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:11304960
    • 提供者:bh_hh
  1. dds

    0下载:
  2. dds算法,调用xilinx IP ,ise(DDS algorithm, call Xilinx IP, ISE)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:5728256
    • 提供者:阿士大夫
  1. handshack

    0下载:
  2. 握手机制的仿真,用ISE14.7打开,modelsim se6.5(Hold the simulation of mobile phone system, open with ISE14.7, Modelsim se6.5.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:70656
    • 提供者:阿士大夫
  1. Verilog数字系统设计教程(第二版) 夏宇闻

    0下载:
  2. 一本很好的Verilog语言学习工具书,详细介绍了Verilog语言,状态机等基础知识(A good tool book for Verilog language learning)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:7137280
    • 提供者:走吧_hit
  1. cnt4M

    0下载:
  2. 基于Quartus II 的VHDL语言编程实现的一个50M分频器(50M frequency divider)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:1614848
    • 提供者:xidianstudent
  1. posedge_detect

    0下载:
  2. 使能信号往往为一个脉冲,本程序实现对使能信号的检测(The enabling signal is often a pulse. This program realizes the detection of the enabling signal)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:73728
    • 提供者:小明与小明
  1. key_jitter_decade_counter_seg

    0下载:
  2. 采用对抖动时间的记录,实现按键消抖,并记录按键个数(We use the recording of the jitter time to achieve the key dithering and record the number of keys.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:64512
    • 提供者:小明与小明
  1. car_detect

    0下载:
  2. 停车场中车辆进出的检测与记录,可得出停车场的车数(The number of vehicles in the parking lot can be obtained by detecting and recording vehicle entry and exit.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:39936
    • 提供者:小明与小明
  1. control_tube

    0下载:
  2. 定义LX6系列针脚,并实现计时器,最大可以数到60min,局限于只有四个tube(Define the LX6 series pin and implement the timer,)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:384000
    • 提供者:VVDD
  1. proj

    0下载:
  2. 15.k的bch编码以及解码,论文,工程(BCH coding and decoding of 15.k, thesis, project)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:82944
    • 提供者:zhou9619
  1. test333333333

    0下载:
  2. not tested yet but dont sownload. just tested code
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:73728
    • 提供者:kal123
« 1 2 ... 45 46 47 48 49 5051 52 53 54 55 ... 4322 »
搜珍网 www.dssz.com