CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 44 45 46 47 48 4950 51 52 53 54 ... 4322 »
  1. total

    0下载:
  2. 综合应用程序,包括VGA显示,温度测量等,便于初学者掌握使用verilog HDL语言的进行综合设计和使用(Comprehensive application program, including VGA display, temperature measurement and so on, is easy for beginners to master and use Verilog HDL language for comprehensive design and use.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1138688
    • 提供者:victorfan2017
  1. music

    0下载:
  2. 乐曲播放程序,便于初学者掌握verilog HDL语言的进行数控分频器的设计和使用(The music player program is easy for beginners to master the design and use of Verilog HDL language.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:796672
    • 提供者:victorfan2017
  1. cntCode

    0下载:
  2. 通用计数器程序,便于初学者掌握verilog HDL语言的进行计数器设计原则(General counter program is easy for beginners to master the counter design principles of Verilog HDL language.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:4207616
    • 提供者:victorfan2017
  1. haming

    1下载:
  2. 汉明码编解码程序,便于初学者掌握verilog HDL语言的组合逻辑电路设计原则(Hamming code encoding and decoding program is easy for beginners to master the design principles of combinational logic circuits of Verilog HDL language.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:4176896
    • 提供者:victorfan2017
  1. spi_master

    0下载:
  2. 用verilog编写的SPI代码,这个代码是FPGA作为主机可以发送和读取数据,上板验证过,我测试的时候SPI的CLK速率是5M,读写都没问题,稳,至于更高的速率没测试过。 下面鬼畜的百度翻译大家就不要看了,我不知道他想表达啥意思~(SPI code written in Verilog, the code is FPGA as the host can send and read data, the upper board verified, when I test the SPI CL
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1024
    • 提供者:你到底是谁
  1. lab1

    0下载:
  2. 使用verilog HDL语言在FPGA上面实现LED闪烁控制,入门的一个基本程序(LED Scintillation control)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:4493312
    • 提供者:victorfan2017
  1. DDS

    0下载:
  2. 基于FPGA的DDS信号发生器,可产生频率可调的正弦波(DDS signal generator based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:3398656
    • 提供者:cdy
  1. Count_255

    0下载:
  2. 该代码用Verilog语言在Basys2板上实现了255位译码器,编码从SW0~SW7输入,LED灯分时显示译码内容。(The code implements the 255 bit decoder on the Basys2 board with Verilog language, encoding from SW0~SW7 input and LED lamp time to display decoding content.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1024
    • 提供者:明日子
  1. 数电开放实验

    0下载:
  2. 基于Basys2的带测温、定闹钟、温度上下限报警装置的数字电子钟,可自动处理闰年闰月。(Basys2 temperature measurement, alarm clock, temperature alarm device based on digital electronic clock, can automatically handle leap year leap.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1249280
    • 提供者:qqqwwwee
  1. lab2

    1下载:
  2. 基于FPGA的智力抢答器,基于Xilinx器件,包含主程序、仿真代码。(Intelligent answering machine based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:3072
    • 提供者:徐子琨
  1. uart

    0下载:
  2. RS232通信程序,用于实现PC端与FPGA之间实现串口通信(RS232 communication program for realizing serial port communication between PC and FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:137216
    • 提供者:.00
  1. aes256

    2下载:
  2. 基于FPGA的AES256位加密,根据AES128位加密进行改编的,还存在一些问题需改善。(AES256 encryption based on FPGA,according to AES128 bit encryption.There are still some problems to be improved.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:19456
    • 提供者:Echo000
« 1 2 ... 44 45 46 47 48 4950 51 52 53 54 ... 4322 »
搜珍网 www.dssz.com