资源列表
FIFO
- FPGA片内FIFO实例，对FPGA片内FIFO进行读写测试(FPGA FIFO example, reading and writing FIFO in FPGA chip.)
yima3_8
- 3_8译码器就是将输入的三位编码转换为8位输出，使其中一位与其他不同，从而实现译码功能(The 3_8 decoder converts the input three bit code to 8 bit output, so that one of the bits is different from others, thus realizing the decoding function.)
PLL
- 本次的设计主要任务是学会调用锁相环 IP 核，并对其进行仿真， 具体要求如下：（1）熟练掌握调用锁相环 IP 核的详细步骤。将 50M 的时钟分成 20MHz 和 100MHz 两个时钟（2）对锁相环进行仿真，验证 调用的锁相环的正确性。(The main task of this design is to learn to call the phase-locked loop IP core.)
led
- 流水灯实验，实现四位流水灯功能 本次的设计主要是一个简单流水灯驱动程序，要求流水灯模式 如下：（1）复位时，灯全部熄灭。（2）复位按键放开时，首先点亮 第一个灯，然后第一个 灯熄灭，同时点亮第二个灯；接着，第二个 灯熄灭，同时点亮第三个灯；再然后，第三个灯熄灭，同时点亮第四 个灯；最后，第四个灯熄灭，同时点亮第一个灯；如此循环往复，实 现流水。(Running water lamp experiment to realize the function of four bit flow
音乐播放
- 实现蜂鸣器音乐播放，采用定时中断输出频率(To achieve buzzer music playing, using the timing interrupt output frequency.)
VGA
- xilixnx FPGA 驱动640*480显示器显示红绿蓝色条，并在左上角显示一幅200*200像素图片(Xilixnx FPGA drives 640*480 display to display red, green and blue stripe.)
实验2
- 在Quartus II环境下，设计含有时钟同步使能的十进制加法器，并下载到实验板上进行验证。(Design a decimal adder with clock synchronization enable)
rtl
- 实现AD7606数据采集，基于xilinx的6系列(Realization of AD7606 data acquisition)
31条CPUtest
- CPU testbar 关于31条CPU的测试数据(CPU test 31 cmd CPU testbench & testdata)
12864
- 通过C语言，用51单片机驱动12864液晶屏，使其能够显示图片(Through the C language, 51 single chip microcomputer is used to drive the 12864 LCD screen, so that it can display pictures.)
FiniteStateMachine
- 使用VHDL实现的有限状态机的ISE工程 ise版本14.7(Finite State Machine based on VHDL)
ZStack-CC2530-2.5.1a
- ZigBee协议适应无线传感器的低花费、低能量、高容错性等的要求。Zigbee的基础是IEEE 802.15.4。但IEEE仅处理低级MAC层和物理层协议，因此Zigbee联盟扩展了IEEE，对其网络层协议和API进行了标准化。Zigbee是一种新兴的短距离、低速率的无线网络技术。主要用于近距离无线连接。它有自己的协议标准，在数千个微小的传感器之间相互协调实现通信。(The ZigBee protocol adapts to the requirements of wireless sensor