搜索资源列表
pcm
- 该程序设计了一个产生PCM码流时序信号的模块，他包括输入端CLK，SET及输出端Q1,Q2,Q3-the program have designed a PCM signal timing modules, including the CLK input, and output SET Q1, Q2 and Q3
CAN协议控制器的Verilog实现
- 基于FPGA的CAN总线控制器，VERILOGHDL源代码，Q2仿真实现。可用。-FPGA-based CAN Bus Controller, VERILOGHDL source code, Q2 Simulation. Available.
taiyang
- 很实用的太阳能小夜灯 供電2V,充電電池為兩個1.2V並聯,J3並接4個高亮LED. 太陽能電池2V 充電電池1.2V 900mAh D1 1N5817TB Q1 Q4 S9013 Q2 S9014 Q3 S9015 R1 2M R2 3.3M R3 68K R4 6.8K R5 560
串口verilog源代码
- 串口UARTverilog源代码。包括控制模块、收、发模块。程序全，功能简洁，包含Q2工程
key44.rar
- fpga_4X4矩阵键盘程序，有消抖，下载后可直接使用，Q2中综合已通过 ,Matrix keyboard fpga_4X4 procedures Buffeting extinction, can be used directly after downloading, Q2 integrated through
divider
- 基于Verilog的除法器设计，可以直接在Q2里面运行哦~-Verilog-based design of the divider, which can be run directly in Q2 Oh ~
voltmeter
- 这是一个使用Q2和Nios2做的数字电压表程序，希望对大家有所帮助，不妥之处敬请指教。-This is a use of Q2 and Nios2 digital voltage meter to do the procedure, hoping to help all of you, wrong with your advice.
dds_1024
- fpga实现DDS，1024个点，已通过Q2综合，绝对好用-fpga achieve DDS, 1024 points have been integrated through Q2, the absolute ease of use
key_8
- FPGA单排键盘程序—已消抖，下载后可直接使用，Q2中综合已通过，基于cyclone-FPGA single-row keyboard program- has been shaking extinction, can be used directly after downloading, Q2 integrated through
jishu10
- FPGA——1位10进制计数程序，可用原理图输入法拓展n位，下载后可直接使用，Q2中综合已通过，基于cyclone-FPGA- 1 station 10 hexadecimal counting procedures, schematics can be used to expand n-bit input, can be used directly after downloading, Q2 has passed comprehensive, based on the cyclone
8led
- verilog HDL上的8段LED跑马灯效果，Q2开发的希望对各位初学者有用-verilog HDL on the effect of 8-segment LED Marquee, Q2 development you want to be useful for beginners
AVR-ATMEGA8-TSOP1738
- 单片机采用了当前比较流行的一款AVR 芯片ATMEGA8， 红外摇控器发出的信号被TSOP1738 解调后，传送到单片机I/O 口，单片机按一定时序进行 解码并得到按键代码，根据不同的按键代码控制继电器K1 和K2，实现连接在继电器相应 输出口的电器电源的开通与关断功能。D1 和D2 用于同步指示K1 和K2 的开关状态，Q1 和Q2 分别用于驱动继电器K1 和K2。R4 和C3 构成TSOP1738 供电引脚上的滤波电路，起 到了抗干扰作用。 电-SCM uses a
chuanbin
- 对信号进行串并转换，使其分成I,Q2路输出信号 -String and convert the signal to make it into I, Q2 output signal
mtd-mods-q2-2.6.25
- linux下比较详细mtd flash驱动相关资料-mtd driver under linux a more detailed information
ask
- 这个是基本q2和dspbuilder的ask实现，是做实验的好参考资料。-This is the basic realization of q2 and dspbuilder the ask is a good reference experiment.
Verilog-Niosii-TLC1549
- niosii的一个完整的工程 Q2 软件是9.1版本，里面做了一个TLC1549的AD转换串转并的模块-niosii project with a TLC1549 module
DSP_INS_1.0
- The open source project DSP_INS is an inertial navigation system on the TI DSP platform TMS320F28335 with MEMS inertial sensors and commercial GPS module. Inertial sensors are actually used only for estimating attitude, heading and velocity.
QuartusII-detailed-crack-video
- QuartusII详细破解视频。对安装Q2有帮助。-QuartusII detailed crack video. Of installation Q2.
dpsk_3rd
- 2DPSK调制与解调。学生实验使用，包括信号源模块、时钟源生成模块、信号调制模块，信号解调模块。 其中包含了边沿触发下的阻塞语句。 编译环境：Q2 11.0，编译语言：verilog，仿真软件：moelsim altera -2DPSK modulation and demodulation. The student experiments, including the source module clock source generation module, signal modu
gongfenbaohu
- 功放保护，负载输出L,R，都应对地是交流，经R3，R4,C2,C3，入地，交流对地短路，没有直流信号；若有一路含有直流成分，将在电阻电容节点产生或正或负的电压，经二极管桥，整成直流，当电压超过二极管正向电压和Q1导通电压时，Q1导通，Q2，Q3截止，继电器释放，起到某一通道不正常时保护。 此电路还有开机延时保护：开机，电压经R2向C4充电，电压慢慢上升，电压达到D8，Q2，Q3导通电压时，继电器吸合。达到延时接通负载作用-Amplifier protection load output L,