搜索资源列表
MTDB_VGA_TV
- Verilog语言，NTSC格式，pal格式（稍作修改）的模拟信号转换成数字信号，在VGA显示器上显示-Verilog ,pal , NTSC , VGA
83390078DDS
- DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器（LPF）。频率累加器对输入信号进行累加运算，产生频率控制数据X（frequency data或相位步进量）。相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果Y。幅度/相位转换电路实质上是一个波形寄存器，以供查表使用。读出的数据送入D/A转换器和低通滤波器。-DDS works
61EDA_D736
- spi 总线 可综合的 希望大家可以支持-spi bus verilog code
uart_rtl
- uart模块的rtl代码，verilog编写。-uart module rtl code, verilog prepared.
Verilog-VGA
- 这是我用Verilog 在ISE软件编写设计的一个基本的VGA显示程序，需要使用Spartan 3E来实现VGA程序在显示器上显示，显示图形，静态图形600*800分辨率，将屏幕四等分，并分别显示不同的颜色，建议初学者参考-This is a basic VGA I used to write Verilog design in ISE software display program, you need to use Spartan 3E to implement the program on
xf
- Verilog语言从入门到精通，详细功能介绍 -Verilog use for all
用FPGA实现简单的UDPIP通信
- 使用verilog语言实现了UDP协议网络通信(Verilog protocol is used to realize UDP protocol network communication)