CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - combinations

搜索资源列表

  1. cmbwordtrig

    0下载:
  2. 用于逻辑分析仪的组合字触发程序,带四级触发字和一个屏蔽字,当满足触发条件是输出高电平,复位后清零-for logic analyzer word combinations trigger procedures, with four characters and a trigger word shielding, When the trigger conditions are met output to I, after reset, reset
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1040
    • 提供者:杨承凯
  1. cf_interleaver2

    0下载:
  2. interleaver即交织器,里面包含有C,VHDL,VRILOG HDL三种语言写的交织器, 包括各种各样的组合达六七十种,描写详尽,是一个难得的学习交织器的材料 -interleaver that interleaver, which contains C, VHDL, VRILOG HDL three languages to write the interleaver, including a variety of combinations to depend species,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:360922
    • 提供者:陈朋
  1. AN151

    0下载:
  2. AMBA Application Note: AN151 - Using EB with example AXI Logic Tile. -AMBA Application Note: AN151- Using EB with example AXI Logic Tile. This example shows how to use the EB baseboard with an example AXI Logic Tile. The following board c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13879074
    • 提供者:余曉民
  1. ch7ex

    0下载:
  2. 简单数字系统的VHDL代码,综合了组合,时序,和状态机-Simple digital system VHDL code, a combination of combinations, timing, and the state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5588
    • 提供者:王修杨
  1. ALU

    0下载:
  2. 本实验是根据算术逻辑运算单元的功能表、通过手动方式,改变控制信号的组合、从而实现不同的算术以及逻辑运算功能、并将结果与标志位表示出来。-This experiment is based on arithmetic logical unit menu, to manually change the control signal combinations to achieve different arithmetic and logic functions, and the results that
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:52234
    • 提供者:uu
  1. FSM

    0下载:
  2.  用程序实现状态机功能,有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说,除了输入部分和输出部分外,有限状态机还含有一组具有“记忆”功能的寄存器,这些寄存器的功能是记忆有限状态机的内部状态,它们常被称为状态寄存器。在有限状态机中,状态寄存器的的下一个状态不仅与输入信号有关,而且还与该寄存器的当前状态有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。其中,寄存器逻辑的功能是存储有限状态机的内部状态;而组合逻辑有可以分为次态逻辑和输出逻辑两部分,次态逻辑的功能
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:573
    • 提供者:李小明
  1. AN123

    0下载:
  2. AMBA Application Note: AN123 - Logic Tile IT1 GPIO example design. -Application note AN123 provides all of the AHB slave features of AN119 with the addition of five 32bit AHB GPIO slaves. The GPIO interfaces are used to configure and test an IT1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4482470
    • 提供者:余曉民
  1. AN125

    0下载:
  2. AMBA Application Note: AN125 - Adding additional processors to the PB926EJ-S using Core Tiles. -AMBA Application Note: AN125- Adding additional processors to the PB926EJ-S using Core Tiles. This example design enables you to use an ARM7TDMI, AR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9204913
    • 提供者:余曉民
  1. AN136

    0下载:
  2. AMBA Application Note: AN136 - Using Core Tiles stand-alone. -AMBA Application Note: AN136- Using Core Tiles stand-alone. This example design shows how to use Core Tiles as individual units powered through an IM-LT1. A Logic Tile is also requi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5449783
    • 提供者:余曉民
  1. AN146

    0下载:
  2. AMBA Application Note: AN146 - Using EB with example AHB Logic Tile. -AMBA Application Note: AN146- Using EB with example AHB Logic Tile. This example shows how to use the EB baseboard with an example AHB Logic Tile. The following board comb
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4862116
    • 提供者:余曉民
  1. AN128

    0下载:
  2. AMBA Application Note: AN128 - Logic Tile Flashing LED design. -AMBA Application Note: AN128- Logic Tile Flashing LED design. Application note AN128 is a simple flashing LED example design to demonstrate the process of creating FPGA images
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-21
    • 文件大小:36757417
    • 提供者:余曉民
  1. AN148

    0下载:
  2. AMBA Application Note: AN148 - Using EB with CT7TDMI, CT926EJ-S, and CT1136JF-S Core Tiles.-AMBA Application Note: AN148- Using EB with CT7TDMI, CT926EJ-S, and CT1136JF-S Core Tiles. This example shows how to use the EB baseboard with CT7TDMI, CT92
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-19
    • 文件大小:28851414
    • 提供者:余曉民
  1. AN170

    0下载:
  2. AMBA Application Note: AN170 - AHB masters and slaves design for Virtex 4 and Virtex 5 Logic Tiles. -AMBA Application Note: AN170- AHB masters and slaves design for Virtex 4 and Virtex 5 Logic Tiles. This example shows how to implement AHB
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5576031
    • 提供者:余曉民
  1. vgaverilog

    1下载:
  2. 本程序实现了基于FPGA/CPLD的VGA显示设计,简单易懂,可以输出8种颜色,即3位RGB颜色,共8种组合。连接FPGA的VGA口和液晶等显示器即可观察实验现象。-This procedure implemented based on FPGA/CPLD' s VGA display design, easy to understand, you can output 8 colors, the three RGB colors, a total of 8 combinations. FPGA
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-23
    • 文件大小:373896
    • 提供者:张扬
  1. Xilinx

    0下载:
  2. Demux modules and test simulations with various combinations of input and output vectors.I am new to Verilog.I am learning it through a electronic system design course on my college.I am interested in downloading a single .zip file from this site,Ver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:5032
    • 提供者:Igor
  1. zuhe

    0下载:
  2. 这个是12位的除法器,进过验证的,verilog程序,应用组合逻辑,欢迎下载-This is 12-bit divider, been to verification, verilog, application logic combinations are welcome to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1365
    • 提供者:gaod
  1. ex4_seg7

    0下载:
  2. 7 段数码管( 不算小数点) 的原理也很简单, 它无非是由 7 个发光二极管组成。 这 7 个发光二极管有一个公共端, 必须接GND( 共阴极数码管) 或者接 VCC( 共阳极数码管)。 对7 个二极管的另一端进行控制, 相应的就能控制他们的亮暗。 不同的亮暗组合就产生了数字0-9 的显示效果。-7-segment (not counting the decimal point) is also very simple principle, it is nothing more than the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:146203
    • 提供者:贺亚晨
搜珍网 www.dssz.com