CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - loopback

搜索资源列表

  1. s3esk

    0下载:
  2. spartan 3e开发板的实验例程,包括对应的说明文档-spartan 3e development board test routines, including the corresponding documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-21
    • 文件大小:32.74mb
    • 提供者:aegis
  1. task2

    2下载:
  2. Verilog语言,可在QuartusII正确运行,实现远程控制系统,利用异步串行通信,PC发送数据FPGA接收,实现本地回环模式。-清华大学电子课程设计:Verilog language, you can QuartusII correctly, remote control systems, using asynchronous serial communication, PC to send data received FPGA to achieve the local loopback
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:558.94kb
    • 提供者:薛芬
  1. loopback

    0下载:
  2. Xilinx FPGA上实现68013的usb传输-Xilinx FPGAs to achieve the 68013 usb transfer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:386.05kb
    • 提供者:NOOW
  1. SPI_Master_module

    0下载:
  2. 利用VHDL语言编写的SPI主机模块,采用内部自环回已经经过测试,发送接收数据正常,里面有modelsim工程,可以验证下仿真波形-SPI host module using VHDL language, has passed internal self-loopback test, sending and receiving data normally modelsim project, which can be verified under simulation waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:950.8kb
    • 提供者:小辉
  1. sdirx

    1下载:
  2. GV7601 GSPI驱动程序 配置GV7601 支持loopback环路输出 -GV7601 GV7601 GSPI driver configuration supports loopback loop output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-10
    • 文件大小:2kb
    • 提供者:sunisi2008
  1. vertex5_digilent_emac0_1gbps

    0下载:
  2. Digilent公司开发板GENESYS板载1Gbps网口实现驱动程序,实现回环模式的发送。-Digilent development board GENESYS onboard 1Gbps ethernet driver, send the loopback mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.72mb
    • 提供者:黄悦
  1. audioloopback

    0下载:
  2. Verilog program for running a audio loopback system for AC97 codec.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.01kb
    • 提供者:Nitesh
  1. verilog8B10B

    0下载:
  2. 8b10b编码方式,verilog语言实现,有测试程序。能成功编码。没有环回验证,读者可自行编写环回验证测试程序。-8b10b encoding, verilog language, test procedures. Successful encoding. No loopback verification, readers can write your own loopback verification test procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:335.43kb
    • 提供者:王琦
  1. fpga-usb-verilog-test

    0下载:
  2. 红色飓风开发板中USB测试源码部分,包含说明文档,FPGA的verilog代码,cy68013固件程序,上位机测试程序。实现USB回环测试,可作为usb开发的参考文件-Red hurricane development board of the USB test source code, including documentation, FPGA verilog code, cy68013 firmware program, PC test program. Realization of USB
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.16mb
    • 提供者:贾程序
  1. uart_loopback

    0下载:
  2. uart loopback and test bench .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.23kb
    • 提供者:borhan
  1. uart_fifo_transceiver_verilog

    0下载:
  2. verilog UART FIFO 自发自收 自己验证过 基于EP1C3T开发板的-Verilog UART FIFO internal loopback; tested; based on EP1C3T
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:694.76kb
    • 提供者:清水磐石
  1. sp6_UART_TEST

    0下载:
  2. sparant6工程, UART loopback测试实例,接收PC端发送的UART数据,原数据返回给PC端,即loopback功能。 -The project of sparant6,UART loopback test example, the receiving UART sends data PC, the original data back to the PC side, the loopback unction.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.69mb
    • 提供者:lyg
  1. uart

    0下载:
  2. 本串口通信例程的功能主要演示AX516/AX545开发板的uart接收和发送的功能,在程序没有接收到PC机发来信息的时候,串口会不断的通过串口向PC机发送”Hello ALINX AX516”的信息。当用户从PC机发送数据给AX516/AX545开发板,程序接收到数据后会把数据从串口发回给PC,从而实现Loopback的功能。-The main function of this presentation uart serial communication routines AX516/AX545
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:4.68kb
    • 提供者:杨强
  1. chuankou

    0下载:
  2. UART loopback测试实例,接收PC端发送的UART数据,原数据返回给PC端,即loopback功能 可用FPGA开发板验证(The UART loopback test example receives the UART data sent by the PC terminal, and the original data is returned to the PC terminal, that is, the loopback function.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:3.42mb
    • 提供者:小猪仔521
  1. CY7C68013A usb测试例程

    0下载:
  2. PC通过CyConsole工具往USB EP2端点FIFO中写入512byte数据,然后EP2端点FIFO中的数据搬运到EP6端点的FIFO中,最后PC通过CyConsole工具从EP6端点的FIFO中读出512byte数据,实现USB loopback功能测试。
  3. 所属分类:VHDL编程

搜珍网 www.dssz.com